DDR3 und DDR2 im Vergleich: Die Wachablösung beim RAM steht an

11.8.2007 15:32 Uhr Ralph Burmester

Einleitung

Ende Juni 2007 hat die JEDEC (Joint Electron Device Engineering Council) offiziell den DDR3-Standard verabschiedet. Allerdings waren sowohl Mainboards als auch Speicherriegel schon einige Wochen zuvor erhältlich. Worin liegen nun die Unterschiede zwischen dem noch aktuellen DDR2-Standard, auf den AMD erst mit dem Sockel AM2 umgestiegen ist, und dem neuen DDR3-Standard?

Die äußeren physikalischen Abmessungen der Speicherriegel blieben unverändert, auch die Anzahl der Kontakte bleibt mit 240 Stück identisch. Um Verwechslungen beim Einbau in Mainboards zu vermeiden, wanderte die Kerbe bei DDR3-Riegeln weiter nach außen. Viele Änderungen gab es allerdings unter der Haube. So verringert sich bei DDR3 die Betriebsspannung, VMem, auf 1,5 Volt. Bei DDR2 lag sie noch bei 1,8 Volt. Das Pin-Layout der Speicherchips wurde verändert, so dass bei DDR3 in der Standardkonfiguration nun 78 Pins (eigentlich Balls) zum Einsatz kommen, was auch einer höheren mechanischen Stabilität zu Gute kommen soll. Bei den BGA-Chips von DDR2 wurden nur 72 der vom Package bereitgestellten Kontakte angeschlossen.

Während der Chiptakt selbst bei DDR-400, DDR2-800 und DDR3-1600 stets derselbe ist, nämlich 200 MHz, erhöht sich der Takt der I/O-Buffer und der Übertraktungsstrecke von 200 über 400 auf 800 MHz bei DDR3. Am Ende ergeben sich zusammen mit Double Data Rate, dem Schreiben der Daten bei steigender und fallender Taktflanke, die effektiven Speichertaktraten von 400, 800 und 1.600 MHz (DDR, DDR2, DDR3). Bezogen auf den realen Takt der Speicherchips spricht man deshalb von 2-fach (DDR), 4-fach (DDR2) oder 8-fach (DDR3) Prefetch. Die Datenpakete gelangen vom Speichercontroller (der Northbridge) auf einer, verglichen mit den Speicherchips, acht mal so schnellen einspurigen Autobahn zu den I/O-Buffern, die sie in acht verschiedene Startpositionen (Register) verteilen. Mit dem achten Bit beginnt die speicherchipinterne Verarbeitung auf einer acht mal so breiten, aber dafür nur noch einfach getakteten Datenautobahn.

Bei DDR2 ist laut JEDEC allerdings bei DDR2-800 das Ende der Fahnenstange erreicht. Dies hat die Speicherhersteller jedoch nicht davon abgehalten, auch DDR2-1066 und noch höher getaktete Module auf den Markt zu bringen. Auch wir haben für unseren Test DDR2-1066-Module von Aeneon verwendet, die sich als Besonderheit bei vollem Takt noch mit der offiziellen Speicherspannung für DDR2 von 1,8 Volt begnügen. DDR3 ist zur Zeit bis DDR3-1600 und CL10 spezifiziert.

Nach den Vorgaben der JEDEC dürfen bei DDR3-Chips mit einer Kapazität zwischen 512 MBit und acht GBit verbaut werden. Eine weitere Änderung ist die Erhöhung der gleichzeitig ansprechbaren logischen Speicherbänke von vier auf acht. Wegen der höheren Taktraten und einer besseren Datenübertragung wird bei DDR3 jeder Chip mit einer kleinen Verzögerung jeweils einzeln per DQS (Data Queue Strobe) angesprochen. Dies wird „Fly-by“-Architektur genannt, denn bei DDR2 wurden noch alle Chips gleichzeitig angesprochen.

Durch die „on-Die-Terminierung“ auf den jeweiligen Speichermodulen entfallen auch die Abschlusswiderstände auf den Mainboards, die sich sonst aufgereiht neben den Speicher-Slots befanden. Die Terminierung befindet sich jetzt auf dem Speicherriegel und ist unter anderem nötig um Reflexionen auf der Signalleitung zu vermeiden. Sogar eine Temperaturüberwachung können DDR3-Module aufweisen, die je nach Temperatur die Abschlusswiderstände kalibriert und so für eine sichere Funktion sorgen soll. Aber auch die Timings können automatisch angepasst werden.

Lesezeichen

Sich im Laufe der Zeit angesammelte Artikel, die mit diesem Artikel in Zusammenhang stehen, wollen wir nachfolgend noch einmal in Erinnerung rufen. Da es mitunter vorkommt, dass im heutigen Artikel auf bestehendes Wissen aus älteren Tests und Technikerläuterungen zurückgegriffen wird, ist es für alle, die etwas „mehr“ wissen möchten, keinesfalls verkehrt, auch einen Blick in unsere älteren Berichte zu werfen.