Die Grundlagen von PCI Express: Der ICE für die Peripherie?

Einführung

Mit der Einführung der neuen Intel-Chipsatzserien i915 und i925 erwartet uns neben dem DDR2-Standard eine weitere gravierende Neuerung: PCI Express. PCI Express soll in Zukunft den doch mit rund zehn Jahren gealterten PCI-Bus ablösen, gleichzeitig die neue Plattform für Grafikkarten darstellen und die mittlerweile sieben Jahre alte AGP-Schnittstelle in Rente schicken. Doch was verbirgt sich hinter diesem Standard? Hat man einfach nur das bestehende PCI-Interface ein wenig modifiziert oder erwartet uns etwas völlig Neues? Diese Fragen möchten wir in den kommenden Absätzen ein wenig hinterleuchten.

Neuerungen

In der Tat hat der PCI Express (PCI E)-Standard bis auf das Kürzel „PCI “nicht mehr sonderlich viel mit dem alten PCI-Bus gemein. Die wichtigste Änderung liegt vorwiegend in der Datenübertragung, welche nicht mehr parallel (altes PCI) sondern nunmehr seriell von Statten geht. Die serielle Punkt-zu-Punkt-Verbindung entsteht durch so genannte „Lanes“, die jeweils aus zwei unidirektionalen Leitungspaaren besteht, bei der eine für das Senden und die andere zum Empfangen von Daten zuständig ist. Das Signal ist dabei praktisch gleichstromfrei und basiert auf einer relativ geringen Spannung. Damit wird eine magnetische Störung nahe beieinander laufender Leitungen verhindert. Die PCI Express-Schnittstelle wird es grundsätzlich in mehreren Versionen respektive Leistungsklassen geben. Angefangen bei PCI Express x1 (1 Lane) über x2 und x4 bis hin zu 16 Lanes für die neue Grafikschnittstelle PCI Express x16 (PEG - PCI Express for Graphics). Das Maximum an Lanes liegt bei 32. Die PCI E x1-Schnittstelle, welche den normalen PCI-Slot ablösen soll, besitzt samt Stromversorgung, Steuer-, Daten- und Adressbus genau 36 Pins. Die verschiedenen PCI (AGP)-Versionen im Vergleich:

Schnittstelle	Anzahl an Pins
PCI E x1	36
PCI E x4	64
PCI E x8	98
PCI E x16	164
PCI 32 Bit	84
PCI X	150
AGP 8x	108

Der PCI Express-Bus besitzt eine Grundfrequenz von 2,5 GHz, was bei einer seriellen Verbindung (nur ein Bit gleichzeitig übertragbar) einer maximalen Übertragungsrate von 2,5 GBit/s entspricht. Es gibt jedoch eine kleine Enschränkung. Beim Senden und Empfangen verwendet der Bus das 8B/10B-Kodierverfahren. Dies ist dringend notwendig, damit sich Sender und Empfänger bei jeder Datenübertragung synchronisieren können. Die üblicherweise 8 Bit lange Information wird für diesen Zweck auf 10 Bit erweitert. Nachteil der ganzen Sache ist der 25 Prozent Overheadanteil, der die Nutzdatenrate auf „nur“ 2 GBit/s in beide Richtungen auf einer Lane beschränkt. Über eine PCI E x1-Schnittstelle können somit 250 MB/s in jede Richtung oder zusammengenommen 500 MB/s an Daten übertragen werden - knapp das Vierfache gegenüber dem herkömmlichen 32 Bit PCI, welche bei 133 MB/s (1000er Basis) am Ende ist. Bei 16 Lanes können dann logischerweise bis zu 4 GB/s an Daten gleichzeitg hin- und zurückgeschubst werden. Zum Vergleich kann die AGP 8x-Schnittstelle nur 2133 MB in der Sekunde übertragen.

Mittlerweile hat auch die Funktion des Hot Pluggings eine neue Version erreicht, die es dem Nutzer erlaubt, Karten während des laufenden Betriebes ohne Reset oder Abschalten des Systems zu installieren. Dabei bietet PCI Express eine Funktion namens „Power-Budget“, was im Endeffekt bedeutet, dass dem Slot nur eine gewisse elektrische Leistung zugewiesen werden kann. Steht nicht genug Strom für ein Betrieb einer neuen Komponente in diesem Slot zu Verfügung, wird eine Rückmeldung an den Systemadministrator gesendet.

Auch der PCMCIA-Steckplatz erhält ein neues Gewand. Unter dem Label „NewCard “wurden zwei neue Form-Faktoren (34 und 54) verabschiedet. Der neue Slot basiert ebenfalls auf PCI Express und soll vorwiegend im mobilen Sektor zum Einsatz kommen. Zudem können die Karten auch über USB 2.0 mit dem Notebook oder Handheld kommunizieren.