Elpida liefert Muster von 25-nm-DDR3-DRAM aus

Der japanische Speicherhersteller hat plangemäß Ende Juli mit der Muster-Auslieferung von 2 Gbit großen DDR3-DRAM-Chips für PC- und Server-Anwendungen begonnen, die in einem 25-Nanometer-CMOS-Prozess gefertigt werden. Die Entwicklung der Speicherchips hatte das Unternehmen bereits im Mai abgeschlossen.

Gegen Ende des Jahres soll außerdem ein 4 Gbit großer Speicherchip kommerziell verfügbar sein. Zudem soll der neue Prozess auch für die Entwicklung neuer Mobile-RAM-Chips für Mobilgeräte genutzt werden, die aktuell noch in einem 30-Nanometer-Prozess gefertigt werden. Im Vergleich zum 30-nm-Prozess braucht der neue 25-nm-DRAM-Chip pro Bit 30 Prozent weniger Platz, woraus auch rund 30 Prozent mehr Chips pro Wafer resultieren. Weitere Vorteile ergeben sich bei der Leistungsaufnahme: Im Betrieb ist die Stromstärke der neuen Chips 15 Prozent niedriger, im Standby sogar 20 Prozent. Die Betriebsspannung beträgt dabei 1,5 Volt (DDR3-1866 und höher) bzw. 1,35 Volt (DDR3L-1600).