IBMs Power5 Chip mit acht Cores und 144MB Cache

Auf dem Mikroprozessoren Forum in San Jose gelang es den Kollegen von TheInquirer erstmals, Fotos von IBMs neuem Power5 Prozessor zu schießen, welcher auf vier Chips á zwei Cores insgesamt 144MB Cache hortet. Die vier Chips sind dabei in einem 95x95mm breiten MCM Gehäuse verpackt.

Jeder Chip beinhaltet zwei Cores mit jeweils 1,92MB L2- und 36MB L3-Cache. Der integrierte Speichercontroller kann maximal 1024GigaByte (1TeraByte) RAM verwalten. Laut IBM können bis zu 16 MCMs zu einem logischem System zusammengeschaltet werden und somit einen Server mit 128 Prozessoren erstellen. Der Power5 taktet mit 2,0 GHz und wird im ersten Halbjahr 2004 marktreif sein. Ursprünglich für den Power4 entwickelte 64-bit Software wird vollständig kompatible zum Power 5 sein.