65-Nanometer-Prozess von IBM angekündigt

Nachdem die großen Prozessorhersteller auf 90 Nanometer umgestellt hatten, bereitet man sich allerorts auf die nächste Strukturverkleinerung von 90 auf 65 nm vor. Die IBM-Chipsparte stellte nun seine 65-nm-Werkzeuge vor, welche es den Chipentwicklern ermöglichen, ihre Entwürfe bei IBM oder dem Partner Chartered zu fertigen.

Zwei Prozesstypen, zwischen denen gewählt werden kann, stellt der führende Auftragsfertiger dabei in Aussicht. Der sparsame Cu-65LP-Prozess ermöglicht so zwar sehr effiziente Prozessoren – wie etwa den in 90 Nanometer gefertigten Dothan von Intel – kann dabei aber nicht so hohe Taktraten erreichen, wie dies mit dem Cu-65HP-Prozess möglich ist. Für den Cu-65HP-Prozess könnte man beispielsweise den in 90 Nanometer gefertigten Intel Prescott als Vergleich heranziehen, der zwar sehr hohe Taktraten erreicht, dabei aber auch eine sehr viel höhere Verlustleistung aufweist als sein mobiler Konkurrent aus eigenem Hause.

Der Cu-65LP-Prozess verfügt dabei nach Angaben von IBM über eine so genannte „Voltage-Islands-Funktion“, welche das Betreiben verschiedener Bereiche eines Kerns mit unterschiedlichen Spannungen sowie individuelles Ein- und Ausschalten selbiger ermöglicht. Leckströme sollen durch diese Maßnahme stark reduziert werden können. Neue statistische Werkzeuge sollen zudem die Fehlersuche beim Entwicklungsprozess erleichtern. Bereits bekannt war, dass Strained Silicon für IBM ebenfalls kein Fremdwort ist, auch wenn IBM nicht auf die Zusammenarbeit mit AMD und den damit verbundenen „Dual Stress Liner“ hinwies.

Auch TSMC hatte vor wenigen Tagen bei der Vorstellung seiner 65-nm-Werkzeuge eine Funktion angekündigt, die den „Voltage Islands“ von IBM sehr ähnlich ist. Weitere Ankündigungen für den 65-nm-Prozess sind in nächster Zeit noch von einigen Auftragsfertigern wie UMC, Fujitsu und NEC zu erwarten.