AMD und IBM präsentieren 65-nm-Technologien

AMD und IBM präsentierten auf dem International Electron Devices Meeting (IEDM) in Washington D.C. ihre Fortschritte bei der Entwicklung neuer Prozesstechnologien und Materialien zur Herstellung von Hochleistungsprozessoren mit Halbleiterstrukturen von 65 nm.

So gaben beide Unternehmen bekannt, dass es gelungen sei, „Embedded Silizium-Germanium“ (e-SiGe) mit „Dual Stress Liner“ (DSL) und „Stress Memorization Technologie“ (SMT) auf SOI-Wafern (Silicon-On-Insulator) zu kombinieren und somit gegenüber ähnlichen Chips, die ohne Stress-Technologie hergestellt werden, eine 40 Prozent höhere Transistorleistung zu erzielen, bei gleichzeitiger Kontrolle über den Stromverbrauch sowie die Verlustwärme. Bei den neuen Prozesstechnologien kommen Isolationsmaterialien mit niedrigeren dielektrischen Konstanten (Lower-K) zum Einsatz, die kürzere Signallaufzeiten durch die Interconnects ermöglichen und somit die Leistung der Produkte verbessern und den Leistungsverbrauch senken. Die neuen Technologien lassen sich zur Produktion von Chips mit 65-nm-Strukturen einsetzen und sind aufgrund ihrer Skalierbarkeit auch zur Fertigung kommender Prozessor-Generationen nutzbar.