Intels „Core Solo“ und „Core Duo“: Ein Neuanfang?

3/6

6.1.2006 2:00 Uhr

Performance

Ein weiterer wichtiger Aspekt ist zweifelsohne die Performance. Zwar muss man sich im Mobil-Bereich nicht mit den Desktop Boliden wie Athlon 64/X2/FX von AMD oder den hauseigenen Pentium 4/D oder gar der Extreme Edition messen, allerdings schläft die Konkurrenz nicht und kündigte ihrerseits eine Dual-Core-Variante des Turion 64 an, die nur darauf warten wird, dem Core Duo von Intel mächtig einzuheizen und den ein oder anderen Marktanteil-Prozentpunkt abluchsen zu können.

Um so mehr war man bei Intel darum bemüht, mit dem Yonah ein kleines Stück voraus zu sein und taktete das zum Start schnellste Modell „T2600“ mit immerhin 2,16 GHz, womit man nur 110 MHz unter der bisherigen Marke von 2,26 GHz des Pentium M 780 (Single-Core) landet. Ein kleiner Rückschritt, was aufgrund des Stromverbrauches jedoch zu erwarten war. Für das dritte Quartal 2006 ist noch eine beschleunigte Variante (T2700) mit 2,33 GHz geplant. In „single threaded“-Anwendungen ist man aufgrund der geringeren Taktfrequenz dem derzeit schnellsten Pentium M 780 somit aber derzeit vermeintlich unterlegen.

Allerdings hat man unter dem Namen „Digital Media Boost“ zahlreiche Verbesserungen in der Ausführungseinheit des Yonah vorgenommen. Darunter fallen unter Anderem die Implementation des „Streaming SIMD Extensions (SSE) 3“-Befehlssatzes, die Beschleunigung der SSE/SSE2-Einheiten, optimierte Floating-Point-Operationen sowie ein leicht verbessertes Prefetch. Im Detail ausgedrückt können beim Yonah nun alle drei Decoder-Einheiten aus der modifizierten P6-Architektur mit 128-bit langen SSE2-Befehlen umgehen. Die Option „Micro-OP Fusion“ wurde ebenfalls auf SSE2-Befehle erweitert, welche kurz gefasst das Verbinden von Instruktionen erlaubt, welche dann in einem Taktzyklus verarbeitet werden können. Bei der Befehlsverarbeitung konnte man neben der Division von Integer-Daten auch hier wieder die Verarbeitung von SSE2-Shuffle und Unpack-Befehlen um ca. 30 Prozent beschleunigen. Die zehn neuen SSE3-Instruktionen teilen sich in fünf für komplexe Arithmetik, vier für grafische Berechnungen und eine für Video-Encoding auf. Darüber hinaus vermeiden CPUs auf Yonah-Basis bei Integer-Divisionen unnötige Iterationen, sofern Dividend und Divisor nahe beieinander liegen. Die Latenzen werden so deutlich verkürzt. Eine kleine Überarbeitung der Register sowie zusätzliche Write-Output-Buffer finden sich neben weiteren kleinen Details ebenfalls in der Liste der Verbesserungen wieder.

Größe des Dividenden (Bits)	Größe des Divisors (Bits)	Dothan	Yonah
1 bis 16	17 bis 24	12 Taktzyklen	4 Taktzyklen
17 bis 24	17 bis 24	20 Taktzyklen	12 Taktzyklen

Wie man schön an der Tabelle erkennen kann, konnte Intel die Anzahl der für eine Integer-Division benötigten Taktzyklen deutlich senken, sofern Dividend und Divisor in gleichen Größenordnungen vorliegen. Im Beispiel wurden zwei 32-Bit-Ganzzahlen unterschiedlicher länge miteinander dividiert. Beim Core Duo „Yonah“ wurde die Ausführung bei kleinem Dividenden um den Faktor drei von zwölf auf nunmehr nur noch vier Taktzyklen verringert. Bei der Bearbeitung von 17-24 Bit langen Dividenden und 17-24 Bit lange Teiler wurde die Verzögerung immerhin noch von 20 auf zwölf Taktzyklen gegenüber dem Dothan gesenkt, was beinahe einer Halbierung entspricht.

Der Frontside-Bus wurde gegenüber dem Dothan von 533 MHz auf 667 MHz beschleunigt, was pro Kern eine maximale Bandbreite von 2,7 GB/s bei gleicher Auslastung ergibt. Mit dem Smart-Cache musste man jedoch einen kleinen Einschnitt in der L2-Performance in Kauf nehmen. Die L2-Cache-Latenz stieg im Vergleich zum Dothan von 10 auf 14 Taktzyklen. Nach den ersten Erkenntnissen liegt die Pro-Takt-Leistung eines Yonah-Kerns quasi auf gleicher Höhe mit der eines Dothan-Kerns. Anscheinend konnte man durch die zahlreichen internen Verbesserungen den kleinen Nachteil beim L2-Cache wieder wettmachen.