AMD und IBM auf dem Weg zum 45nm-Chip
Auf dem International Electron Device Meeting (IEDM) präsentierten IBM und AMD Details zum Einsatz von Immersionslithographie, Ultra-Low-k-Interconnect-Dielektrika und mehrere verbesserter Transistor-Strain-Verfahren in der Herstellung der 45-nm-Mikroprozessor-Generation.
In der aktuellen Prozesstechnologie wird konventionelle Lithographie genutzt, die zu erheblichen Einschränkungen bei Mikroprozessor-Designs jenseits der 65-nm-Prozesstechnologie-Generation führt. Intel setzt zum Beispiel bei der aktuellen 65-Nanometer-Chipgeneration weiter auch das „trockene Belichten“, aber viele andere Chiphersteller sehen beim 45-nm-Prozess eine Wandlung zur „flüssigen“ Immersionslithografie. Bei der Immersionslithographie wird der Raum zwischen dem Projektionsobjektiv des Stepper-Lithographiesystems und dem Wafer mit einer transparenten Flüssigkeit, beispielsweise einfaches Wasser, gefüllt. Diese Verbesserung des Lithographieprozesses ermöglicht eine erhöhte Tiefenschärfe und eine verbesserte Bildpräzision durch den Brechungsindex der Flüssigkeit, die einen Beitrag zur Verbesserung der Performance auf Chip-Ebene und der Fertigungseffizienz leistet. Mit dieser Immersionstechnik verschaffen sich AMD und IBM Produktionsvorteile gegenüber Mitbewerbern. Beispielsweise wird die Performance einer SRAM-Zelle um circa 15 Prozent aufgrund dieses verbesserten Prozesses erhöht, ohne dass kostenaufwändigere Doppelbelichtungsverfahren erforderlich sind.
Darüber hinaus ist die Verwendung von porösen Ultra-Low-k-Dieleketrika zur Reduzierung der Interconnect-Kapazität und der Leitungsverzögerung ein kritischer Schritt zur weiteren Verbesserung der Mikroprozessor-Performance und zur Verringerung der Verlustleistung. Dieser Fortschritt wird durch die Entwicklung einer branchenführenden Ultra-Low-k-Prozessintegration ermöglicht, die die dielektrische Konstante der Interconnect-Dielektrik reduziert und gleichzeitig die mechanische Festigkeit wahrt. Darüber hinaus ermöglicht der Ultra-Low-k-Interconnet eine Reduzierung der leitungsbezogenen Verzögerung um 15 Prozent im Vergleich zu konventionellen Low-k-Dielektrika.
Die ständige Verbesserung der Transistor-Strain-Techniken von AMD und IBM hat die laufende Erhöhung der Transistorleistung ermöglicht, während gleichzeitig die branchenweiten, geometriebezogenen Skalierungsprobleme im Zusammenhang mit der Umstellung auf 45-nm-Prozesstechnologien umgangen werden. Trotz der erhöhten Packungsdichte der Transistoren der 45-nm-Generation haben IBM und AMD eine 80-prozentige Steigerung des Ansteuerungsstroms des P-Kanal-Transistors und eine 24-prozentige Erhöhung des Ansteuerungsstroms des N-Kanal-Transistors im Vergleich zu nicht verspannten Transistoren nachgewiesen. Dieser Fortschritt führt zur höchsten bislang dokumentierten CMOS-Performance in einer 45-nm-Prozesstechnologie.
AMD und IBM rechnen für Mitte 2008 mit der Verfügbarkeit der ersten 45-nm-Produkte, die unter Verwendung dieser Prozesse gefertigt werden.