Intel Frontside-Bus bald mit 1600 MHz?
Intels Frontside-Bus, die Anbindung des Prozessors an den Speichercontroller, ist ein beliebtes Thema, wenn es darum geht, bei den Prozessoren des Halbleiterriesen Flaschenhälse zu benennen. Schließlich kann Konkurrent AMD gleich doppelt Punkten: der Speichercontroller ist direkt integriert und für I/O gibt es HyperTransport.
Auch Sun setzt bei seiner Niagara-Prozessorfamilie (Ultrasparc T1 und demnächst Ultrasparc T2) der Performance zu liebe auf eine integrierte Lösung, die mit niedrigeren Latenzen und hohen Bandbreiten aufwarten kann. Bei Intel ist der Prozessor an den Speicher und alle übrigen Komponenten derzeit mit einem Frontside-Bus angeschlossen, der real nur mit 266 MHz taktet, mit jedem Takt jedoch vier 64-Bit Doublewords übertragen kann und deshalb allgemein als FSB1066 bekannt ist. Die theoretisch mögliche Bandbreite dieser Anbindung beträgt 4*266 MHz*64*1/8 Bytes, demnach also 8 GB/s. Theoretisch kann bereits Dual-Channel-DDR2-533-Arbeitsspeicher diese Verbindung vollständig auslasten, dass er es praktisch nicht immer tut und schnellerer Speicher im einstelligen Prozentbereich aufgrund niedrigerer Latenzen doch minimale Performance-Vorteile hat, ist ein anderes Thema.
AMD kann sich bei seinen aktuellen Athlon 64- und Opteron-Prozessoren freuen. Der Speicher hat seine eigene Anbindung und ist somit immer mit voller Leistung* angebunden, sei es Dual-Channel-DDR400 oder aber Dual-Channel-DDR2-800. Darüber hinaus kann jeder Athlon 64 auf ein effektiv 2000 MHz schnelles und 16 Bit breites HyperTransport-Interface zurückgreifen, dass pro Richtung 4 GB/s, also insgesamt 8 GB/s übertragen kann. Die großen Opteron der 2000er (bzw. früher 200er) und 8000er (bzw. früher 800er) Serien besitzen sogar zwei bzw. drei dieser 8 GB/s-Anbindungen. Insbesondere bei großen Servern ist dies ein Vorteil. Mit der Bensley-Plattform hat Intel reagiert und jedem Prozessorsockel eigenen Frontside-Bus spendiert, Caneland kann sogar vier eigene Anbindungen vorweisen.
Trotzdem hat AMD weiterhin den Vorteil der direkten Speicheranbindung (dem Intel mit großen Caches begegnet) und ruht sich auf dem Erreichten nicht aus: Mit dem zukünftigen HyperTransport der Version 3.0 kann AMD die Bandbreite pro Anbindung auf 16 GB/s verdoppeln und hat darüber hinaus Luft nach oben (Stichwort Sockel AM3, AM2+, F+, Quad-Core Altair und Barcelona). Darüber hinaus werden die HyperTransport-Links flexibler.
Im Zuge dieser Entwicklung hält sich Intel zwei Hintertürchen für eine angemessene Reaktion offen: Je nachdem wie es um die Leistung der zukünftigen AMD-Prozessoren bestellt ist, könnte man mit einer beschleunigten Einführung des in 45 nm gefertigten HarperTown-Quad-Core-Prozessors (Penryn-Generation) noch in diesem Jahr reagieren. Andererseits könnte der Frontside-Bus, der bei den Workstation-Prozessoren Xeon 5100 und 5300 mit FSB1333 ohnehin schon höher getaktet ist und bei Desktop-Prozessoren erst in diesem Jahr erreicht wird, auf FSB1600 angehoben werden. Die Bandbreite würde um 20 Prozent auf 12,8 GB/s pro Verbindung steigen. Dass dieser Takt bereits mit aktuellen Chipsätzen möglich ist, hat Overclocking mehr als ein Mal gezeigt.
Intels längerfristige Antwort ist jedoch eine andere: Für Mitte/Ende 2008 ist mit der Nehalem-Generation das Ende des Frontside-Bus geplant. Es wird wie bei AMD einen integrierten Memory-Controller und I/O-Interface namens CSI geben.
* Bei AMD ist der Speichertakt vom Prozessortakt abhängig. Aufgrund der Multiplikatoren kann der Takt für DDR2-800 nicht immer erreicht werden.