Intel: Details zur 3,1-Mrd.-Transistor-CPU „Poulson“
Im Rahmen der seit gestern laufenden International Solid-State Circuits Conference (ISSCC) verrät Intel einige Details zum neuen Itanium-Prozessor mit dem Codenamen „Poulson“. Dieser neue Prozessor soll mit seinen insgesamt 54 MByte Cache, acht Kernen, der 32-nm-Fertigung und der Kompatibilität zum Vorgängersockel punkten.
Auf die Pin-Kompatibilität zum aktuellen Itanium-Sockel LGA 1248 hat Intel in diesem Fall speziellen Wert gelegt. Dies ist insbesondere beachtlich, da sich die „Tukwila“ alias Itanium 9300 von den neuen „Poulson“ kaum mehr unterscheiden könnten. Dies fängt bereits beim internen Aufbau an, der völlig neu ist. Bei „Poulson“ erinnert dieser direkt an „Nehalem-EX“ und „Westmere-EX“: Die Kerne werden außen angesiedelt, der große L3-Cache liegt im Inneren des Prozessors. „Tukwila“ war noch im klassischen Quad-Core-Design gehalten: Die Kerne liegen innen, der Cache wird außen herum verteilt.
War „Tukwila“ noch ein Quad-Core-Prozessor in 65-nm-Fertigung mit maximal 24 MByte L3-Cache (PDF), der so die zwei Milliarden Transistoren auf eine riesige Fläche von 700 mm² verteilte, wird „Poulson“ ein Acht-Kern-Prozessor in 32-nm-Fertigung und insgesamt 54 MByte Cache, der mit 3,1 Milliarden Schaltkreisen 544 mm² Platz braucht. Insgesamt wird „Poulson“ den Cache gegenüber dem Vorgänger deutlich ausbauen. 32 MByte fallen direkt dem L3-Cache zu, einige MB agieren als „Directory Cache“ – was immer dahinter auch versteckt ist, verriet Intel nicht. Der restliche Cache ist L1- und L2-Cache der jeweiligen CPU-Kerne – die genaue Aufteilung verrät man aktuell ebenfalls noch nicht. Als weitere Features sollen natürlich auch Hyper-Threading in einer eventuell aufgewerteten Form und ein Turbo-Modus mit von der Partie sein – doch dies hatte auch „Tukwila“ bereits.
Unter der Haube hat Intel massive Veränderungen vorgenommen. Neben dem Layout wurde auch die Architektur komplett überarbeitet. Dazu zählen neue Daten- und Instruktions-Pipelines, ein neuer Instruction Buffer und auch die Überarbeitung der Floating-Point-Pipeline. Zudem wurden die Anzahl der Ausführungseinheiten verdoppelt und die Geschwindigkeit der QPI-Links (QuickPath Interconnect) und SMI-Verbindungen (Scalable Memory Interconnect) deutlich angehoben, was bereits allein für 33 Prozent mehr Bandbreite sorgen soll. Weiterhin wurden die RAS-Features (reliability, availability, serviceability) auf den aktuellen Stand der Technik gebracht und die Stromsparmechanismen überarbeitet.
Mit welchen Taktraten und Modellen „Poulson“ letztlich antritt, ist ebenso wie der genaue Erscheinungstermin heute noch nicht bekannt.
Die Kollegen der japanischen Seite PCWatch bringen als Teilnehmer der Veranstaltung einige weitere Informationen mit. Demnach wird sich „Poulson“ aufgrund der gleichen Plattform auch in die gleichen TDPs einordnen. Als Richtwert gilt eine Zahl von maximal 170 Watt, aktuell Modelle sind sogar bis 185 Watt spezifiziert.
Gleichzeitig geben die Kollegen etwas mehr Auskunft über die Cache-Verteilung. Neben 16 KB für Instruktionen und Daten, wird jeder der acht Kerne 512 KB L2-Cache für Instruktionen bekommen, zusätzlich noch 256 KB Cache für Daten. Gemeinsam greifen die acht Kerne auf 32 MB L3-Cache zu. Bis zu den von Intel berichteten insgesamt 54 MB Cache, von denen 50 MB allein auf SRAM entfallen sollen, fehlen aber noch ein paar MB – auch wenn bereits die 2 × 1,5 MB Directory-Cache mitgezählt werden. Wo der Hersteller die genau unterbringt, dürfte erst zur näher rückenden Vorstellung bekannt werden.
Einen Termin hat Intel aber auch heute nicht genannt. Die eigene Roadmap spricht von „Future“, was demnach eher das Jahr 2012 bedeuten dürfte. Ein eingehaltener Zeitplan wäre ohnehin wichtig, zeichneten sich die letzten Itanium-Prozessoren immer durch massive Verspätungen aus, weshalb die gesamte Plattform mehr und mehr ins Abseits geschoben wurde.
Fabian und 
Jan-Frederik