Industrie verabschiedet Spezifikation für PCIe-SSDs

Es ist noch nicht lange her, dass das SATA-Interface eine maximale Bandbreite von 6 Gbit/s bekam, Intel hat seine Chipsätze gar erst dieses Jahr aufgerüstet. Doch bereits mit der gerade vorgestellten Controller-Generation von SandForce ist die Bandbreite praktisch ausgereizt. Mehr Spielraum versprechen PCI-Express-SSDs.

Obwohl die ursprüngliche Bezeichnung des Standards Enterprise NVMHCI lautete, wird betont, dass das Hostcontroller-Interface aufgrund der Skalierbarkeit genauso für Client-Anwendungen zum Einsatz kommen kann. Der Standard wurde ursprünglich im Hinblick auf die größer werdende Lücke zwischen DRAM und Festplatten bei Preis und Leistung entwickelt. Denn während DRAM bei sinkenden Preisen immer höhere Bandbreiten liefert, sinken bei Festplatten praktisch nur die Kosten pro Gigabyte; die Leistung steigt nur sehr langsam. Diese Lücke lässt sich jedoch durch Solid State Drives füllen.

Auch die Wahl von PCI Express als Interface ist angesichts der weiten Verbreitung und der hohen Bandbreite nicht weiter verwunderlich. Die aktuelle Version 3.0 des PCI-Express-Standards bietet bereits mit nur einer Lane 1 GB/s respektive 8 Gbit/s in beide Richtungen und hängt das SATA-Interface mit 6 Gbit/s problemlos ab, zumal die Chipsätze gleich eine Vielzahl der kombinierbaren Lanes zur Verfügung stellen. Zudem sinkt durch die schnelle Anbindung die Latenz.

Um die Entwicklung solcher Lösungen auf Hard- und Softwareebene zu beschleunigen und Kompatibilität zu den Systemen verschiedener Hersteller zu gewährleisten, hat die NVMHCI Work Group (Non-Volatile Memory Host Controller Interface) nun die „NVM Express 1.0“-Spezifikation verabschiedet. Der Standard definiert eine Register-Programmierschnittstelle, einen Befehlssatz und eine Reihe von Funktionen für PCI-Express-basierte Solid State Drives und ermöglicht so auch die Entwicklung von Standardtreibern für Betriebssysteme.

Um für zukünftige Entwicklungen gewappnet zu sein, wurde großer Wert auf die Skalierbarkeit des Interfaces gelegt. So kann ein Gerät – theoretisch – bis zu 64.000 I/O-Warteschlangen mit jeweils bis zu 64.000 Befehlen pro Warteschlange unterstützen. Für die praktische Umsetzung in Enterprise- und Client-Laufwerken werden jedoch 16 bis 128 bzw. zwei bis acht Warteschlangen empfohlen. Verglichen mit Native Command Queuing, das pro Gerät eine Warteschlange mit bis zu 32 Befehlen vorsieht, ist dies eine beachtliche Steigerung. Einen praktischen Nutzen hat dies, zumindest bei aktuellen Systemen, aber wohl eher nicht. Der durchschnittliche Desktopnutzer erreicht in Lastspitzen mit Ach und Krach eine Warteschlange mit zweistelliger Befehlsanzahl, die meiste Zeit sind es sogar deutlich weniger. Mit der steigenden Anzahl von Rechenkernen und speziell bei zukünftigen Many-Core-Architekturen dürften mehrere Warteschlangen jedoch Vorteile mit sich bringen.

Vom Einsatzzweck hängt auch ab, wie die Befehle abgearbeitet werden sollen. Bei Client-Produkten ist nur die sogenannte Round Robin Arbitration vorgesehen, die von allen Controllern unterstützt werden sollte. Dabei haben alle Warteschlangen die gleiche Priorität, der Controller kann jedoch in jeder Runde pro Warteschlange eine im Burst-Setting definierte Anzahl von Befehlen ausführen. Eher für den Enterprise-Markt sind Entscheidungs-Mechanismen wie Weighted Round Robin (drei Prioritätsklassen und, in der niedrigsten von ihnen, drei gewichtete Prioritätsstufen) oder Hersteller-Spezifische Implementierungen.

Konkrete Produktankündigungen gibt es am heutigen Tage keine, was aber auch nicht weiter verwunderlich ist. Mit Branchen-Schwergewichten und Innovatoren wie Intel, Dell, EMC, Fujitsu, Marvell, Micron und SandForce – insgesamt waren über 70 Firmen an der Ausarbeitung beteiligt – dürfte die Zukunft jedoch gesichert sein. Dabei sollte man nicht nur an Steckkarten denken, wie es heutzutage noch bei PCIe-SSDs üblich ist. So forciert etwa Fujitsu in der SSD Form Factor Group die Standardisierung von PCIe-SSDs im 2,5-Zoll-Format.