Globalfoundries auf dem Weg zu „gestapelten“ Chips
In das sogenannte 3D-Stacking, also das „Stapeln“ von Chips, setzen viele Halbleiterkonzerne große Hoffnungen, bietet es doch potenzielle Vorteile bei Leistung, Herstellungskosten und Stromverbrauch. Der kalifornische Auftragsfertiger Globalfoundries verkündet nun einen ersten Schritt in diese Richtung.
In der neuen Produktionsstätte Fab 8 im US-Staat New York habe man mit der Installation von speziellen Werkzeugen zur Herstellung von Through-Silicon Vias (TSVs) begonnen. Unter TSV versteht man eine Technik zur Durchkontaktierung von Silizium, die auch vertikale elektrische Verbindungen in Mikrochips und somit auch dreidimensionale Chips ermöglicht. Die TSV-Technik soll mit dem noch in Entwicklung befindlichen 20-nm-Herstellungsprozess von Globalfoundries Einzug halten; die ersten Wafer sollen voraussichtlich im dritten Quartal dieses Jahres vom Band laufen, wobei marktreife Chips erfahrungsgemäß erst deutlich später folgen.
Dank TSV sollen Kunden des Auftragsfertigers – unter anderem AMD und IBM – künftig mehrere Chips übereinander stapeln können. Als Einsatzbeispiel führt man Speicherchips an, welche direkt auf einen Prozessor „draufgesetzt“ werden könnten. Davon sollen sowohl Speicherbandbreite als auch Leistungsaufnahme spürbar profitieren. Dieses Prinzip des Stacked Memory ist dabei jedoch längst nicht neu und steht nicht nur bei Branchenprimus Intel, sondern auch bei AMD auf dem Plan. Die Speicherhersteller selbst haben auch an TSV reges Interesse, wie entsprechende Entwicklungen der Branche zeigen.
TSV gilt als alternativer Zwischenschritt auf dem Weg zu immer kleineren Fertigungsstrukturen, welche entsprechend komplexer und immer schwieriger umzusetzen werden. Intel hat bei den vor kurzem eingeführten „Ivy Bridge“-Prozessoren, welche im neuen 22-nm-Verfahren hergestellt werden, einen anderen Weg der 3D-Integration gewählt und zwar den auf Transistor-Ebene. Die Tri-Gate-Transistoren, die Intel bereits vor knapp einem Jahr vorstellte, gelten als Revolution in der Halbleiterfertigung und ermöglichen geringere Schaltzeiten bei gleichzeitig sinkender Leistungsaufnahme.