BiCS3: Toshiba und Western Digital fertigen 64-Layer-3D-NAND
Western Digital und Toshiba haben 3D-NAND mit 64 übereinander liegenden Zellebenen (Layer) entwickelt. In puncto Layer-Anzahl wurde damit Samsung überholt, der Marktführer fertigt die aktuelle Generation mit 48 Zellebenen.
Bereits in der vergangenen Woche tauchten Medienberichte auf, dass Toshiba das erste Unternehmen der Branche sein will, das 3D-NAND mit 64 Ebenen herstellt. Jetzt folgte die offizielle Ankündigung, die sich der neue Partner Western Digital zugleich auf die Fahne schreibt.
BICS 3 mit 64 Layer in Vorserie
Der neue NAND-Flash folgt auf die BiCS2 genannte Ausbaustufe mit 48 Ebenen und trägt die naheliegende Bezeichnung BiCS3. Die Unternehmen teilen mit, dass BiCS3 bereits die Phase der Versuchsproduktion (Pilot Production) erreicht hat. Erste Chips sollen im weiteren Jahresverlauf die japanischen Yokkaichi-Werke verlassen und im vierten Quartal in Serie ausgeliefert werden. Testmuster für OEMs sollen noch im aktuellen Quartal bereitstehen. Bis „kommerziell bedeutsame Mengen“ erreicht werden, werde es aber voraussichtlich noch bis zum ersten Halbjahr 2017 dauern – die wahre Massenproduktion lässt somit auf sich warten.
Parallel wird auch der BiCS-2-Speicher weiter produziert, der bereits eine Stufe weiter ist und voraussichtlich schon bald in Produkten zu finden sein wird.
Zunächst 256 Gigabit und 3 Bit pro Zelle (TLC)
Der BiCS3-Speicher arbeitet mit Triple-Level-Cell-Technik (TLC) und speichert somit 3 Bit pro Speicherzelle. Die Speicherkapazität pro Die beträgt 256 Gigabit. Somit liefern die zusätzlichen Ebenen nicht mehr Speicherplatz als bei Samsungs 48-Layer-V-NAND oder der vorherigen BiCS-Generation. Eine noch höhere Kapazität von 384 Gigabit liefert der von IMFT (Intel/Micron) gefertigte 3D-NAND, der lediglich 32 Zellebenen besitzt und somit pro Ebene mehr Speicherzellen vorweisen kann.
Mehr Leistung zum „attraktiven Preis“
Nicht nur bei der Speicherkapazität sondern auch bei Leistung und „Zuverlässigkeit“ soll der neue 3D-NAND bei zugleich „attraktivem Preis“ Vorteile bieten. Diese Eigenschaften werden 3D-NAND generell gegenüber 2D-NAND nachgesagt. Samsungs 3D-NAND hat zumindest bei Leistung und Effizienz bereits seine Vorteile bewiesen, doch soll die aktuelle Generation bei den Kosten inzwischen teurer als aktueller 2D-NAND ausfallen. Bei der Einsteiger-SSD-Serie 750 Evo ist Samsung zu 2D-NAND zurückgekehrt.
Die Steigerung der Anzahl an Zellschichten erhöht auch die Zahl der nötigen Fertigungsschritte, was sich bei den Kosten bemerkbar macht. Inwieweit dies auch für Toshibas BiCS-Flash gilt, bleibt abzuwarten.
BiCS3 auch als QLC denkbar
Western Digital spricht bei der Kapazität von „zunächst“, was auch andere Kapazitäten auf Basis der Technik vermuten lässt. Die vorherige BiCS2-Generation war anfangs mit 128 Gigabit als MLC-Flash vorgestellt worden, später folgte die TLC-Ausbaustufe mit 256 Gigabit. Es ist durchaus denkbar, dass Toshiba und Western Digital für BiCS3 bereits mit Quad-Level Cell / Quadruple-Level Cell (QLC) mit entsprechend 4 Bit pro Speicherzelle planen. QLC-Speicher war bereits auf einer Roadmap von Toshiba zu sehen.
Die Pressemeldung von Toshiba verrät weitere Details. So ist von einer gegenüber 48 Lagen um 40 Prozent erhöhten Kapazität pro Die-Fläche die Rede. Die Kosten pro Bit seien dadurch gesunken, pro Wafer könnten mehr Chips gefertigt werden. Die Leistung des NAND-Flash soll sowohl für weniger hohe Anforderungen wie Speicherkarten und Tablets als auch für SSDs der Consumer- und Enterprise-Klasse genügen. Produziert wird der neue 3D-NAND in der erst kürzlich offiziell eröffneten Fab 2.
Der nächste Meilenstein in Toshibas BiCS-Roadmap sei die Entwicklung von 3D-NAND mit der doppelten Kapaztät von 512 Gigabit, wobei ebenfalls 64 Lagen verwendet würden. Ob es der oben angesprochene QLC-NAND werden wird, geht aus der Meldung nicht hervor.
