Samsung Foundry: Neuer Zwischenschritt bei 11 nm, 7 nm mit EUV im Zeitplan

Samsung hat mit der Fertigungsstufe 11LPP, die für 11 nm Low Power Plus steht, einen Zwischenschritt zwischen der weitläufigen 14-nm-Fertigung und der noch jungen aber teuren 10-nm-Fertigung aufgelegt. Sie soll für Mittelklasse- aber auch High-End-Smartphones eine Option sein.

11LPP ist eine Mischung aus 14LPP und 10LPP

Eine etwa zehn Prozent geringere Fläche aber auch 15 Prozent mehr Leistung als bei der 14-nm-Produktion will Samsung mit diesem Schritt ermöglichen. Dies ist nah an dem 10-nm-Schritt, der im Detail jedoch noch mehr ermöglicht – allerdings auch schwieriger und teurer zu fertigen ist. Der 10-nm-Prozess soll aktuell deshalb den Flaggschiffen wie der aktuellen Galaxy-S- und Note-Serie rund um den Exynos-9-SoC sowie deren Nachfolgern vorbehalten sein. Den weiteren Oberklasse- aber allen voran Mittelklasse-Modellen und ihren Exynos-SoCs der 7000er-Serie könnte diese Fertigung aber gelegen kommen.

Im ersten Halbjahr des kommenden Jahres soll der neue Zwischenschritt 11LPP zur Verfügung stehen.

7 nm mit EUV im Zeitplan für Ende 2018

Für das zweite Halbjahr 2018 plant Samsung als Foundry weiterhin mit der startenden Serienproduktion der ersten 7-nm-Chips unter Einsatz der EUV-Lithografie. Dabei werden zu Anfang nicht alle Layer mit EUV belichtet, einige der kritischen Lagen könnten von dem Einsatz des neuen Lasers aber profitieren. Die 7-nm-Fertigung dient dabei als Pilotphase, ab der 5-nm-Fertigung soll die EUV-Lithografie großflächiger genutzt werden. Laut eigenen Angaben hat Samsung seit 2014 bisher knapp 200.00 Wafer mit EUV belichtet, bei standardisierten SRAM-Zellen mit 256 MBit erreiche man demnach eine Ausbeute von 80 Prozent. Da SoCs aber komplexer sind, benötigt die Produktion ein weiteres Jahr zur Serienreife.

Samsung plant mit 10, 8, 7, 6, 5 und 4 nm

Bereits im Mai dieses Jahres hatte Samsung einen Fünf-Jahres-Plan offengelegt, der nicht nur die wichtigsten Schritte in der Fertigung rund um 10 und 7 nm zeigt, sondern auch die weiteren geplanten Zwischenlösungen. Demnach wird es diese bei 8, 6 aber auch 5 nm geben, bevor mit 4LPP erstmals Gate All Around FET zum Einsatz kommen soll. Die wird laut aktuellem Stand jedoch erst ab 2020/2021 der Fall sein.