RDNA-3-Gerüchte: Mit AMD Navi 31 stehen ein Umbruch und 15.360 Shader an
Die Gerüchte zu AMDs kommender RDNA-3-Generation werden immer konkreter. Die Website 3DCenter sowie das Forum Beyond3D haben die neusten Informationsschnipsel aus der Gerüchteküche zusammengetragen – und davon gibt es erstaunlich viele. Von bis zu 15.360 Shadern und 512 MB IF-Cache ist die Rede.
Die Gerüchte setzen sich aus Tweets der für gewöhnlich gut informierten Twitter-Nutzer @kopite7kimi und @greymon55 sowie des Beyond3D-Forenmitglieds Bondrewd zusammen. Am vergangenen Wochenende nahm die Diskussion über RDNA 3 sowie der dazugehörigen High-End-GPU Navi 31 und damit einer potenziell darauf basierenden „AMD Radeon RX 7900 XT“ deutlich an Fahrt auf. Auch wenn es sich nur um Gerüchte handelt, die mit entsprechender Vorsicht zu genießen sind, ist es gut möglich, dass diese aufgrund der bis jetzt zuverlässigen Quellen der Wahrheit entsprechen.
Die Gerüchte knapp zusammengefasst
Die folgenden Spezifikationen werden der größten GPU aus dem RDNA-3-Portfolio, Navi 31, zugesprochen:
- Navi 31 (RDNA 3) ...
- Multi-Chip-Modul-Design mit insgesamt 3 Dies
- 2 GCD-Chiplets (5 nm TSMC) mit Recheneinheiten und Speicherinterface
- Pro Chiplet 3 Shader Engines mit je 10 WGPs
- Pro WGP 256 FP32-ALUs
- 7.680 FP32-ALUs pro GCD auf Navi 31, 15.360 FP32-ALUs insgesamt
- 256 Bit Speicherinterface mit GDDR6
- MCD-Chiplet (6 nm TSMC) mit 512 MB Infinity-Cache
RDNA 3 soll den Aufbau von RDNA ändern
Damit hätte RDNA 3 gegenüber RDNA 2 in vielerlei Hinsicht einen massiven Umbau erfahren, der gut sichtbar bei den Chiplets anfängt, dort aber längst noch nicht aufhört. Demnach hätte AMD auch den Chipausbau selbst ziemlich umgekrempelt. So soll es keine Compute Units mehr geben, stattdessen wird alles in den Workgroup-Processors zusammengefasst, die es zwar auch schon bei RDNA und RDNA 2 gibt, die dort aber anders aufgeteilt sind.
So soll ein WGP nicht mehr nur aus 128 FP32-ALUs wie bei RDNA 2 bestehen, sondern gleich aus 256 FP32-ALUS und damit der doppelten Anzahl. Damit würde AMD ähnlich wie Nvidia bei Ampere die reine Rechenleistung massiv ausbauen, wobei hier noch unklar ist, wie die Ansteuerung der WGPs bei dem neuen Design funktioniert und wie gut deren Auslastung sein wird.
3 Shader Engines pro GCD-Chiplets werden dem RDNA-3-Flaggschiff Navi 31 zugesagt, was 2 zusätzliche Shader-Engines im Vergleich zu Navi 21 bedeuten würde. Wie beim Vorgänger sollen es erneut 10 WGPs pro Shader Engine sein, doch da die WGP selbst bei RDNA 3 deutlich stärker sein soll als auf RDNA 2, würde die Rechenleistung deutlich ansteigen. 60 WGPs auf Navi 31 gegen 40 WGPs auf Navi 21 klingt nicht so beeindruckend, 15.360 FP32-ALUs gegen 5.120 FP32-ALUs aber schon (oder 240 CUs gegen 80 CUs nach alter Zählweise).
Auch wenn RDNA 3 wie AMDs Ryzen-CPUs mit Chiplets arbeitet, ist die Aufteilung offenbar völlig anders. Einen I/O-Die wie bei den CPUs soll es bei den GPUs nicht geben, die GCD-Chiplets sollen über alle Kernelemente einer GPU verfügen. Darunter zählt auch das Speicherinterface, das auch bei Navi 31 erneut nur 256 Bit breit und GDDR6-Speicher ansteuern soll.
Ein Chiplet nur für den Infinity Cache
Dies soll erneut der bei RDNA 2 eingeführte Infinity Cache ausgleichen, der aber bei RDNA 3 deutlich größer sein soll. Und hier kommt dann das dritte Chiplet mit der Bezeichnung „MCD“ ins Spiel, denn dieser soll schlicht ein extern gelagerter Infinity Cache mit einer Größe von 512 MB sein, was der vierfachen Kapazität im Vergleich zu RDNA 2 entsprechen würde. Während die GCD-Chiplets von TSMC in einem 5-nm-Prozess gefertigt werden sollen, sagen die Leaks dem MCD-Chiplet eine 6-nm-Fertigung zu. Darüber hinaus werden RDNA 3 noch viele weitere Verbesserungen zugesagt, hierzu fehlen jedoch noch die Details.
RDNA 3 soll im zweiten Halbjahr 2022 debütieren
Fertig entwickelt ist Navi 31 jedoch noch nicht, wobei der Tape Out kurz bevor stehen soll. Der Release-Zeitraum soll sich im zweiten Halbjahr 2022 abspielen, wobei AMD nächste Grafikkarten-Generation angeblich vor Nvidias konkurrierender Lovelace-Serie starten soll.