Granite Rapids-D: Ice-Lake-D-Nachfolger in weiteren Details erläutert
Intel hat erstmals Granite Rapids-D in einem Support-Dokument offiziell benannt. Die neuen Xeon D werden Nachfolger von Ice Lake-D, die vor einem Jahr als Xeon D-1700 und D-2700 erschienen sind und seinerzeit Skylake ablösten. Auch Granite Rapids-D wird vermutlich spät erscheinen.
Das Featureset beschreibt Intel dabei ebenfalls bereits, wobei diese oft auch noch Änderungen erfahren können. Die Server-Prozessoren alias Granite Rapids-AP und Granite Rapids-SP werden ab Ende 2024 erwartet, die kleinen Xeon D werden vermutlich nicht vor 2025 erscheinen. Das Aufgabenfeld dürfte dabei etwas erweitert werden, heutzutage ist es primär im Kommunikations- und Netzwerksektor beheimatet, aber auch in vielen Industriebereichen bis hin zu IoT.
> +@item graniterapids-d
> +Intel graniterapids D CPU with 64-bit extensions, MOVBE, MMX, SSE,
SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, POPCNT, CX16, SAHF, FXSR, AVX, XSAVE,
PCLMUL, FSGSBASE, RDRND, F16C, AVX2, BMI, BMI2, LZCNT, FMA, MOVBE, HLE,
RDSEED, ADCX, PREFETCHW, AES, CLFLUSHOPT, XSAVEC, XSAVES, SGX, AVX512F,
AVX512VL, AVX512BW, AVX512DQ, AVX512CD, PKU, AVX512VBMI, AVX512IFMA, SHA,
AVX512VNNI, GFNI, VAES, AVX512VBMI2, VPCLMULQDQ, AVX512BITALG, RDPID,
AVX512VPOPCNTDQ, PCONFIG, WBNOINVD, CLWB, MOVDIRI, MOVDIR64B,
VX512VP2INTERSECT, ENQCMD, CLDEMOTE, PTWRITE, WAITPKG, SERIALIZE,
TSXLDTRK, UINTR, AMX-BF16, AMX-TILE, AMX-INT8, AVX-VNNI, AVX512FP16,
AVX512BF16, AMX-FP16, PREFETCHI and AMX-COMPLEX instruction set support.
Nachdem der Stein ins Rollen gebracht wurde, kommen prompt weitere Informationen ans Tageslicht. Diese zeigen unter anderem, dass Intel erneut zwei grundlegende Chips auflegen wird: Granite Rapids-D als MCC und XCC, für eine mittlere Anzahl an Kernen oder eben die höchste Ausbaustufe. Dieser basiert demnach jeweils auf dem gleichen Compute-Die des regulären Intel Granite Rapids, einmal wird die LCC-Version (Low Core Count) genutzt oder die HCC-Variante (High Core Count).
Daran gekoppelt ist auch der Ausbau des Speichercontroller: Beim MCC-Modell sind es vier Kanäle, beim XCC-Chip sind acht Speicherkanäle, sie kommen aus dem dazu passenden CPU-Die. Der I/O-Die sorgt für eine Vielzahl an weiteren Anschlüssen, beim großen Modell sind zwei verbaut. Erste Bilder von geplanten Mainboards untermauert dies.
