Phison auf der CES 2024: 10 GB/s via PCIe 5.0 ohne Kühler und USB4 ohne Bridge
Bisherige PCIe-5.0-SSDs sind sehr schnell, benötigen aber viel Strom und werden dadurch sehr heiß. Der neue E31T-Controller von Phison soll sparsamer agieren und einen Kühler überflüssig machen. Außerdem wurde der U21 demonstriert, der erste native USB4-Controller, der wiederum Bridge-Chips obsolet macht.
Auch wenn dem „E26 Max14um“, ein auf über 14 GB/s getriebenes SSD-Design mit E26-Controller, die große Aufmerksamkeit gebührt, hat Phison aus Sicht der Redaktion noch viel interessantere Neuheiten auf der CES 2024 in Las Vegas zu zeigen.
Phison E31T soll PCIe 5.0 zum Mainstream machen
Dazu zählt der neue E31T-Controller, der auf ComputerBase zuvor schon als „PCIe 5.0 light“ betitelt wurde. Mit diesem sind zwar in der Spitze „nur“ rund 10,8 GB/s möglich, doch dafür soll er weitaus sparsamer als der Hitzkopf E26 agieren. Und 10,8 GB/s liegen immer noch deutlich über 7,x GB/s, die mit PCIe 4.0 möglich sind.
Nicht das absolute High-End-Segment, sondern eher den Mainstream-Markt soll der E31T damit erobern. Wie der E26 unterstützt er PCIe 5.0 x4, reizt die Schnittstelle aber nicht aus. Statt acht Speicherkanälen werden nur deren vier geboten, was die Zahl der unterstützten Speicherchips und somit die maximale Speicherkapazität der SSD verringert. Mit bis zu 8 TB reicht dies für das Verbrauchersegment aber allemal.
| PS5027-E27T | PS5031-E31T | PS5025-E25 | PS5026-E26 | |
|---|---|---|---|---|
| Schnittstelle | PCIe 4.0 x4 | PCIe 5.0 x4 | PCIe 4.0 x4 | PCIe 5.0 x4 |
| Protokoll | NVMe 2.0 | |||
| Fertigung | 12 nm (TSMC) | 7 nm (TSMC) | 12 nm (TSMC) | |
| Package | 228-ball HSFCCSP, 8 × 12,5 mm | 361-ball HSFCCSP, 12,5 × 12,5 mm | 576-ball FCCSP, 16 × 16 mm | |
| CPU-Kerne | 1 × ARM Cortex R5 | 2 × ARM Cortex R5 2 × CoX Processor |
2 × ARM Cortex R5 3 × CoX Processor |
|
| NAND-Channel (CE) | 4 (16) | 8 (32) | ||
| SSD-Kapazität (max.) | 8 TB | 4 TB | 32 TB | |
| Durchsatz/Channel | 3.600 MT/s | 2.400 MT/s | 2.400 MT/s | |
| DRAM | keiner (HMB) | DDR4/LPDDR4 (32 Bit, 2666 MT/s) | DDR4/LPDDR4 (3.200 MT/s) | |
| ECC | 5th Gen LDPC | 7th Gen LDPC | 5th Gen LDPC | |
| Sicherheit | Pyrite AES 256 SHA 512 RSA 4096 TCG Opal |
Pyrite 2.01 AES 256 SHA 384 SHA 512 RSA 4096 TCG Opal 2.01 |
Pyrite AES 256 SHA 512 RSA 4096 TCG Opal 2.02 |
AES 256 SHA 512 RSA 4096 TCG Opal 2.0 |
| Seq. Read | 7.400 MB/s | 10.800 MB/s | 7.200 MB/s | 14.000 MB/s |
| Seq. Write* | 6.700 MB/s | 10.800 MB/s | 7.000 MB/s | 12.000 MB/s |
| 4K Random Read | 1.200.000 IOPS | 1.500.000 IOPS | 1.200.000 IOPS | 1.500.000 IOPS |
| 4K Random Write* | 1.200.000 IOPS | 1.500.000 IOPS | 1.200.000 IOPS | 2.000.000 IOPS |
| *im SLC-Cache alle Angaben laut Phison (Stand Januar 2024) |
||||
Der kleinere Chip wird zudem in feinerer 7-nm-Fertigung hergestellt, was bereits für Einsparungen beim Energiebedarf spricht. Hinzu kommt, dass auf einen eigenen DRAM-Cache verzichtet wird, sodass SSDs mit dem E31T bereits dadurch Energie sparen, allerdings nicht zu Höchstleistungen bei extremen Workloads im Profibereich imstande sind.
Phison macht noch keine Angaben zur Leistungsaufnahme des E31T, behauptet aber, dass für den Betrieb kein Kühler mehr nötig sein wird. „Das nächste Schlachtfeld für PCIe Gen 5 sind Mainstream-Desktop-PCs und Notebooks. Dort wird der neue E31T-Controller mit 4 Kanälen und ohne DRAM den Markt revolutionieren, indem er 10 GB/s ohne zusätzliche Anforderungen an die Kühlung oder Heatsinks ermöglicht“, wird Michael Wu, President und General Manager bei Phison USA, zitiert.
Jetzt bleibt abzuwarten, wo Leistungsaufnahme und Abwärme in der Praxis wirklich liegen werden. Dass noch keine Werte im Datenblatt stehen, mag daran liegen, dass der Chip noch zu weit vom Marktstart entfernt ist. Allerdings hat der Wettbewerber Silicon Motion seinerseits einen sparsamen PCIe-5.0-SSD-Controller angekündigt, der mit gerade einmal 3,5 Watt sogar 14 GB/s schaffen soll.
Welchem Chip die nächste Welle PCIe-5.0-SSDs für den Massenmarkt dem Vorzug geben wird, bleibt also spannend. Phison ist im Markt aber deutlich dominanter geworden, seitdem Silicon Motion die PCIe-4.0-Generation nahezu verschlafen hatte. Ein Comeback bei PCIe 5.0 täte dem Wettbewerb gut.
USB4 ohne Brücke
Externe SSDs mit USB-Anschluss nutzen oft eine SATA- oder NVMe-SSD sowie einen Bridge-Chip, mit dem dann in das USB-Protokoll übersetzt wird. Native USB-Controller machen letzteren überflüssig und ermöglichen so noch kompaktere Designs.
Phison arbeitet an dem ersten Controller, der nativ mit USB4 umgehen kann. Dahinter verbirgt sich die bisher schnellste USB-Schnittstelle. Kompliziert wie die USB-Standards nun einmal so sind, gibt es inzwischen schon USB4 2.0 mit 80 Gbit/s (10 GB/s), doch gemeint ist hier noch USB4 1.0 mit 40 Gbit/s respektive 5 GB/s, brutto wohlgemerkt.
In Las Vegas demonstriert Phison ein Vorserienexemplar des „U21 USB4 SoC“ über eine Entwicklerplatine, die via USB4 mit einem Notebook mit entsprechender Schnittstelle verbunden ist. Im Benchmark wurden gut 3.970 MB/s beim Lesen und 3.600 MB/s beim Schreiben erreicht. Kommende Endprodukte sollten also in etwa dieses Leistungsniveau bieten.
Die erste und bisher einzige verfügbare USB4-SSD ist die Adata SE920. Diese nutzt allerdings noch einem NVMe-Controller und den Bridge-Chip ASM2464PD, der ins USB-Protokoll übersetzt. In ersten Tests wurden knapp 3.800 MB/s beim Lesen erreicht.
Phison E27T für (kleine) PCIe-4.0-SSDs
Natürlich zählt PCIe 4.0 noch lange nicht zum alten Eisen bei SSDs. Und so präsentiert Phison mit dem E27T einen neuen 4-Kanal-Controller mit dieser Schnittstelle, der in zwei Varianten für M.2-2280- und besonders kompakte M.2-2230-SSDs konzipiert ist.
Mit bis zu 7.400 MB/s lesend und 6.700 MB/s schreibend ist er als Upgrade zum E21T anzusehen, der maximal 5.000 MB/s bietet und SSD-Serien wie die Crucial P3 Plus (Test) oder die Corsair MP600 Core XT (Test) antreibt. In der M.2-2230-Variante ist der E27T dann auf ein ähnliches Leistungsniveau limitiert.
Was noch fehlt sind aber Angaben zur Verfügbarkeit der gezeigten Neuheiten. Hier müssen Ankündigungen der Partner abgewartet werden.