Technology Symposium 2024: Die neuen Fertigungstechnologien im Überblick
2/2
N3-Familie entwickelt sich gut (und weiter)
Nach dem etwas holprigen Start mit N3 ist mit N3E jetzt die erste optimierte Variante in der Serie angekommen. Auch N3P ist schon abgenommen, die Ausbeute liegt laut TSMC auf dem Niveau von N3E. Die ersten Tape-outs entsprechender Produkte sind bereits durch, die Massenproduktion beginnt in der zweiten Hälfte dieses Jahres. TSMC erwartet aufgrund der umfangreichen Optimierungen nicht nur schon von N3 zu N3E, sondern auch noch einmal zu N3P, dass N3P der wichtigste Prozess für die Zukunft ist und die Mehrzahl der Produkte darauf basieren wird.
N2 bringt die Nanosheet alias GAA, aber verliert BSPD
Die N2-Fertigung ist bereits seit Jahren auf TSMCs Roadmap vertreten und wird mit großen Schritten angestrebt. Über die erste Generation spricht der Hersteller hierbei kaum noch, die Entwicklung dafür ist abgeschlossen. Jetzt liegen N2P, N2X und wie die Ableger davon heißen, die mehr Leistung bieten, im Fokus.
Die Vergleiche zur Leistungssteigerung der einzelnen Prozesse sind immer schwer zu fassen, da sich die Basis in jedem Jahr ändert. Im letzten Jahr hieß es, dass N2 gegenüber N3E 13 Prozent Leistung gewinnt oder bei gleicher Spannung 33 Leistungsaufnahme einspart. Für N2P gegenüber N3E heißt es nun 15 bis 20 Prozent mehr Leistung oder 30 bis 40 Prozent gesenkte Leistungsaufnahme.
Das Wachstum von N2 zu N2P ist also sehr gering, zumal N2P nun wohl eine der im letzten Jahr noch geplanten Eigenschaften verlieren wird: Backside Power Delivery. Diese zieht in den nächsten Prozess A16 um. Das dürfte auch erklären, warum der Performance-Schritt letztlich so klein ausfällt und sich TSMC für die echte Neuheit dann doch gleich einen neuen Marketing-Namen gesucht hat.
A16 bringt als Sidestep Backside Power Delivery
A16 heißt das neue Aushängeschild von TSMC, welches Ende 2026 serienreif sein soll, sodass ab 2027 die ersten Produkte zur Verfügung stehen dürften. Das klingt auf den ersten Blick nach einer früher als geplanten Einführung, ist nun aber eben dem Umstand zu verdanken, dass es die Features, die eigentlich bei N2P kommen sollten, bringt. Auch ist der Zeitplan nun derselbe: Sowohl N2P, N2X als auch A16 sollen parallel Ende 2026 erscheinen.
Unterm Strich ist A16 quasi ein aufgemotzter Sidestep, quasi ein „N2P+“, was sich dann auch an den Parametern zeigt: A16 bringt in Sachen Leistung und Packdichte nur minimale Verbesserungen gegenüber N2P mit und dürfte damit ziemlich ähnlich zu N2X rangieren, der Fokus liegt nun auf der Stromversorgung und damit der steigenden Effizienz.
Für Backside Power Delivery gibt es schon seit Jahren verschiedene Ansätze, wie sie Applied Materials seinerzeit darlegte.
Intel entschied sich für den mittleren Power-Via-Weg, der jedoch bereits in diesem Jahr mit Intel 20A/18A starten soll. TSMC hingegen geht das Thema mit dem dritten Weg an, der laut Applied zwar der komplexeste, aber auch der Beste ist: Direkter Kontakt ist das Stichwort. Bei TSMC nennt es sich dann „Super Power Rail“.
TSMC kommt damit allerdings erst zwei bis drei Jahre nach Intel auf den Markt, die bis dahin in ihrer Entwicklung dieser Technologie auch weiter voranschreiten wollen. Hier läuft TSMC Intel dieses Mal definitiv einige Zeit hinterher, was aber nicht pauschal heißt, dass die Chips am Ende schlechter dastehen müssen. Denn zwischen den Theorien auf Präsentationsfolien und der Realität klafft oft eine ziemlich große Lücke.
Und danach? CFET ist der wahrscheinlichste Kandidat
Die nächste Evolution in der Branche steht mit Nanosheet, wie Gate-All-Around-Transistoren (GAA) auch gern genannt werden, gerade erst so richtig an, doch die Überlegungen gehen schon viel weiter. Dass auf Nanosheet die Complementary FET (CFET) folgen könnten, erzählt auch TSMC nicht zum ersten Mal, schließlich sind auch große Forschungsgruppen wie imec involviert. Deren Roadmap hat CFET ebenfalls klar im Blick.
Die Boni durch CFET beschreibt TSMC aktuell wie folgt:
We have been actively studying CFET as the next step for technology scaling. We estimated that CFET density gain would fall between 1.5 to 2X after factoring in routing and process complexity.
Auch soll Kupfer als Interconnect häufiger zum Einsatz kommen, Graphen als Material verspricht ebenfalls zusätzliche Möglichkeiten. Die Materialforschung ist dabei aber ein umfassendes Feld, einige der anvisierten Einführungen vor allem für die Großserie können schnell noch Jahre bis Jahrzehnte in Anspruch nehmen.
Die weiteren Schauplätze: Kostengünstiges N4C und Silicon Photonics
Während der Fokus zwar auf den großen Dingen liegt, arbeitet TSMC auch an weiteren Fronten. So erklärt der Auftragsfertiger, dass im N5-Prozess noch Leben steckt und legt mit N4C eine kostengünstige Version auf. Diese soll ab dem kommenden Jahr verfügbar werden.
Eine weitere Baustelle von TSMC ist das Thema Silicon Photonics. Hier forscht das Unternehmen wie viel andere an der möglichst sinnvollen und brauchbaren Umsetzung, das sogenannte Co-Packaging hat TSMC vorrangig im Blick. Silicon Photonics gepaart mit CoWoS-Interposern könnte der Weg der Zukunft sein.
Und zu guter Letzt stehen auch die Transceiver noch immer auf TSMCs Liste, der Kundenkreis dort wächst ebenfalls. Hier wird in naher Zukunft die N4-Technologie Einzug halten, die weitere Vorteile verspricht.
ComputerBase wurde von TSMC zur europäischen Ausgabe des Technology Symposium 2024 am 14. Mai nach Amsterdam eingeladen. Aufgrund von Terminüberschneidungen mit der ISC 2024 in Hamburg zur gleichen Zeit konnte die Redaktion nicht direkt vor Ort sein, erhielt das Material aber dennoch.
Dieser Artikel war interessant, hilfreich oder beides? Die Redaktion freut sich über jede Unterstützung durch ComputerBase Pro und deaktivierte Werbeblocker. Mehr zum Thema Anzeigen auf ComputerBase.