DRAM von SK Hynix: DDR5-Chips der Generation 1c sind fertig entwickelt
Bei den neuen Fertigungsprozessen will jeder DRAM-Hersteller erster sein. Jetzt schreibt sich SK Hynix den Sieg um das Wettrennen beim sogenannten „1c“ DRAM auf die Fahne. Nach eigenen Angaben sei SK Hynix der erste Hersteller, der DDR5-DRAM der inzwischen 6. Generation der 10-nm-Klasse fertig entwickelt habe.
Der Start der Serienfertigung wird aber erst im späteren Verlauf des Jahres erfolgen. Größere Stückzahlen der neuen DDR5-Chips mit 16 Gigabit (2 GByte) Speicherkapazität werden dann für 2025 erwartet.
Schneller, günstiger, sparsamer
Der neue Prozess soll eine Erweiterung der 1b-Plattform darstellen. Dank eines neuen Materials sowie der Optimierung des EUV-Verfahrens sollen die Herstellungskosten „wettbewerbsfähiger“ sein. Zudem werde die Produktivität, also der Ausstoß an Chips pro Wafer, dank eines verbesserten Designs um satte 30 Prozent erhöht.
In order to reduce potential errors stemming from the procedure of advancing the process and transfer the advantage of the 1b, which is widely applauded for its best performing DRAM, in the most efficient way, the company extended the platform of the 1b DRAM for development of 1c.
The new product comes with an improvement in cost competitiveness, compared with the previous generation, by adopting a new material in certain process of the extreme ultra violet, or EUV, while optimizing the EUV application process of total. SK hynix also enhanced productivity by more than 30% through technological innovation in design.
The operating speed of the 1c DDR5, expected to be adopted for high-performance data centers, is improved by 11% from the previous generation, to 8Gbps. With power efficiency also improved by more than 9%, SK hynix expects adoption of 1c DRAM to help data centers reduce the electricity cost by as much as 30% at a time when advancement of AI era is leading to an increase in power consumption.
SK Hynix
Während der Durchsatz gegenüber der vorherigen Generation um 11 Prozent auf nun 8 Gbps (8.000 MT/s) angehoben wurde, sei die Energieeffizienz um über 9 Prozent gesteigert worden.
Das verwirrende DRAM-Alphabet
Statt wirkliche Strukturbreiten in Nanometer anzugeben zählen die DRAM-Hersteller inzwischen alphabetisch, wenn es um die neuen Herstellungsverfahren geht. Und so werden die jüngeren Prozesse der sogenannten „10-nm-Klasse“ zum Beispiel mit a, b und jetzt eben c angegeben.
SK Hynix spricht bei seinem „1c DDR5“ von der inzwischen 6. Generation der 10-nm-Klasse, während es sich bei „1b“ noch um die vorherige fünfte Generation handelt. Die Zählweise beruht darauf, dass die ersten „10nm“-Prozesse noch als 1x, 1y und 1z bezeichnet wurden und danach, seit dem Wechsel auf EUV, mit 1a, 1b und 1c das Alphabet praktisch von vorne begonnen wurde.
Auf 1c folgt 1d und dann?
Ob die nachfolgende Generation „1d“ heißen wird, bleibt abzuwarten. Danach wird jedenfalls in der Klasse „unter 10 nm“ wieder eine neue Nomenklatur fällig: 0a, 0b und 0c sollen diese Prozesse zum Beispiel heißen, wie schon vor Jahren eine Roadmap des Anlagenausrüsters ASML verriet.
3D-DRAM als technische Revolution
Abgesehen von den Fertigungsprozessen und ihren verwirrenden Namen steht in nicht allzu ferner Zukunft eine Revolution in der DRAM-Herstellung an. Denn es wird etwa um das Jahr 2030 herum der Wechsel von einer planaren Struktur auf ein 3D-Design mit mehreren Schichten von Speicherzellen erwartet. Ähnlich wie beim Wechsel von 2D-NAND auf 3D-NAND soll dies die weitere Skalierung bei der Flächendichte sicherstellen. Zugleich sollen die mit EUV steigenden Kosten dadurch wieder gesenkt werden.