AMD X870E: Frage zu den Datenflüssen von einem M2-Steckplatz zum Anderen

autoshot

Admiral
Registriert
Juni 2007
Beiträge
8.751
Hallo zusammen!

Mich würde mal interessieren, wie genau bei X870E die Daten von einem M2-Slot zum anderen fließen, z.B. M.2_2 ←→ M.2_3:

ASRock_X870E_NOVA_WiFi_BlockDiagram.png

Läuft das immer über die CPU oder direkt zwischen M.2_2 und M.2_3 ? Oder anders gefragt, wenn ich Daten von einer SSD in M.2_2 auf eine SSD in M.2_3 schiebe, stünde die volle PCIe 4.0 x4 Übertragungsrate zur Verfügung oder nur die Hälfte davon (wegen Umweg über die CPU)?

lg autoshot
 
Das ist duplex, sprich gleichzeitig mit X4 rein und raus warum sollte da die CPU einen Umweg ausmachen? Welcher Weg wird denn doppelt belegt, damit es von X4 auf X2 geht?
 
Der rote Pfad müsste richtig sein, ich glaube eine direkte Verbindung wäre nicht mal an dem selben PROM21-Chip möglich. 100% sicher, ohne das nachzulesen oder auszuprobieren, bin ich gerade aber nicht.

Das dürfte praktisch, in diesem Fall, aber trotzdem keine Rolle spielen, da PCIe als duplex (bzw. eigentlich dual simplex) ausgelegt ist. Das wird erst dann kritisch, wenn parallel dazu noch mehr Traffic über die selben Leitungen gehen soll.
 
  • Gefällt mir
Reaktionen: Baal Netbeck
autoshot schrieb:
Läuft das immer über die CPU oder direkt zwischen M.2_2 und M.2_3 ? Oder anders gefragt, wenn ich Daten von einer SSD in M.2_2 auf eine SSD in M.2_3 schiebe, stünde die volle PCIe 4.0 x4 Übertragungsrate zur Verfügung oder nur die Hälfte davon (wegen Umweg über die CPU)?

die Daten müssen von der CPU verarbeitet werden, der PCH (Plattform Controller Hub) kann die Daten nicht ohne CPU übertragen, das ist eigentlich "nur" ein PCI-Switch bzw. Multiplexer.

Darum wären 2 M.2 Slots, welche direkt an der CPU hängen, optimal. Genau hier hat aber X870/E einen Nachteil im Vergleich zu X670/E und B650/E, weil der USB4 Controller an den zusätzlichen PCIe-Lanes hängt.
 
  • Gefällt mir
Reaktionen: Giniemaster, iron_monkey und bondki
Das ist keine Frage von DMA, das wäre eher Bus Mastering. Das gabs bei PCI, aber ich glaube nicht mehr bei PCIe?

Es gibt Schnittstellen um sowas zu ermöglichen, z.B. DirectStorage, aber die sind für spezielle Anwendungsfälle gedacht und nicht universell verfügbar.
 
Der PCIe-Controller ist Teil des I/O-Die. Aktuelle CPUs sind immer SoC (System-on-Chip). Darum müssen die Daten immer durch die RAM und von der CPU bzw. dem PCIe-Controller in der CPU verarbeitet werden.
 
Nerevar schrieb:
Darum wären 2 M.2 Slots, welche direkt an der CPU hängen, optimal. Genau hier hat aber X870/E einen Nachteil im Vergleich zu X670/E und B650/E, weil der USB4 Controller an den zusätzlichen PCIe-Lanes hängt.
Gibts überhaupt X670E-Boards, die das so handhaben (2x M.2 direkt an der CPU)? Weil sämtliche Boards, die ich mir in letzter Zeit angeschaut habe, routen die anderen vier freien Lanes an einen PCIe-Slot, z.B. das X670E Tomahawk WiFi:

Bildschirmfoto 2024-10-11 um 15.27.36.png
 
Nerevar schrieb:
Der PCIe-Controller ist Teil des I/O-Die. Aktuelle CPUs sind immer SoC (System-on-Chip).
Eigentlich ist entsprechend auch der Begriff "Mainboard-Chipsatz" heutzutage eigentlich auch nicht mehr zutreffend. Denn es ist ja nur noch ein Chip auf dem Board und nicht mehr wie früher die Aufteilung in Northbridge und Soutbrige (woher der Begriff "Chipsatz" ursprünglich stammt).

Heutzutage sitzt die damalige Northbridge direkt in der CPU und auch Teile der damaligen Southbridge (bspw. einzelne USB-Anschlüsse oder auch die Anbindung des Netzwerkinterfaces) und der Chip auf dem Board sind nur noch die Reste der damaligen Southbridge, um die Schnittstellen der CPU zu erweitern.
 
  • Gefällt mir
Reaktionen: Giniemaster
autoshot schrieb:
Gibts überhaupt X670E-Boards, die das so handhaben (2x M.2 direkt an der CPU)?

das ist kein X670/E exklusives Feature, sondern ein die intelligente Nutzung der zusätzliche x4 Lanes, welche bei AM5 ergänzt wurden. Es gibt sogar zahlreiche B650/E Boards, bei welchen 2 M.2 Slots direkt angebunden sind. Leider gibt es auch viele Boards, die zusätzlich die x16 Lanes der GPU optional aufteilen. Schau Dir z.B. das Aorus B650E Master an, das hat 4 M.2 Slots mit PCIe Gen5 direkt an der CPU. Allerdings sind "nur" 2 ohne Lane-Sharing, die anderen beiden werden optional von der GPU geklaut.
mibbio schrieb:
Eigentlich ist entsprechend auch der Begriff "Mainboard-Chipsatz" heutzutage eigentlich auch nicht mehr zutreffend. Denn es ist ja nur noch ein Chip auf dem Board und nicht mehr wie früher die Aufteilung in Northbridge und Soutbrige (woher der Begriff "Chipsatz" ursprünglich stammt).

darum habe ich in meinem ersten Post auch explizit von PCH statt Chipsatz gesprochen. Weil es ein "Plattform Controller Hub" ist.
 
Nerevar schrieb:
darum habe ich in meinem ersten Post auch explizit von PCH statt Chipsatz gesprochen. Weil es ein "Plattform Controller Hub" ist.
Wollte dich damit auch gar nicht unbedingt korrigieren, sondern sollte nur als zusätzliche Info dienen. Wobei Plattform Controller Hub (PCH)" auch eher eine von Intel eingeführte Benennung ist und AMD selber weiterhin von "Chipset" spricht.

Ist letztlich im allgemeinen Sprachgebrauch durchaus auch sinnvoller, da "Chipset" für die Meisten verständlicher ist als "Plattform Controller Hub".
 
Zurück
Oben