Wattwanderer schrieb:
Wozu diese für mich merkwürdig wirkende Mischung aus DDR3 und DDR4 wenn letzterer sowieso schnell den Markt erobern soll?
Weil eben einige Kunden wohl kein neues RAM kaufen wollen und die Mainboard Hersteller daher auch die Möglichkeit nutzen die Intel bietet alternativ auch DDR3 zu verwenden. Angeblich kann der Speicherkontroller der Haswell-E auch noch mit DDR3 RAM umgehen, das wurde nur nicht zugelassen. Nur gab es bei DDR4 SO-DIMMs Verspätungen und das die Notebookplattform sehr eng mit dem S.115x Desktops verwandt ist und es ja auch die ganz kleinen Boards gibt die auch SO-DIMMs nutzen, hat Intel dann eben für Skylake beides zugelassen.
AntiVirus schrieb:
Kurze Frage dazu: Der Xeon E5 2600 v4 ist ein Serverprozessor mit 18 Kernen, richtig?
Bis zu und laut der News von gestern bis zu 22, aber die Haswell-E gibt es ja sogar als 4 Kerner, die Spanne ist da also groß. Es gibt ja auch viele verschiedene Modelle, weil es auch viele verschiedene Einsatzbereiche für solche CPUs gibt.
AntiVirus schrieb:
Also ist Broadwell-EP eine reine Server-Architektur?
Ja, der große Sockel ist seid dem 1366 immer schon Server HW gewesen, die X Chipsätze und i7 CPUs sind nur eine Ableitung für Endkunden davon und eben hier und da im ein Feature beschnitten, vor allem um die ECC RAM Unterstützung (der X99 hast, der i7 aber nicht).
AntiVirus schrieb:
Ist ein wenig verwirrend und auch warum die vermischt Broadwell- und Skylake-Architekturen rausbringen
Bei Servern zählt vor allem Zuverlässigkeit und ein stabiler Betrieb, daher werden die Plattformen auch länger evaluiert und dazu gehört eben auch nicht immer sofort die neueste CPU Architektur zu verwenden, wenn im Broadwell-E dann wohl so einiges aus Skylake stecken dürfte, was der normale Broadwell nicht hat. Es gab vor Jahren einen bug in einer Intel lib für Linux der trat ab IvyBridge auf, auf den S. 1155 SandyBridge aber nicht, wohl aber bei SandyBridge-E. Der Code kam also wohl mit einem Feature nicht klar, welches die Desktop SB wohl nicht hatten oder welches da deaktiviert war und erst an IvyBridge aktiviert wurden, während der SB-E es hatte.
Das können dann so Befehlserweiterungen wie AVX512 oder MPX sein, die stecken oft schon früher im Chip als man meinst, werden aber dann noch nicht freigegeben, die haben dann vermutlich nur CPUs für ausgewählte Entwickler und Tester freigeschaltet und wenn das alles wie erwartet funktioniert, bekommen die Server CPUs das freigeschaltet was der Mainstream erst in der nächsten Generation erhält, in der übernächsten oder gar nicht. So minimiert man das Risiko damit bei den Servern Probleme zu bekommen, wo sie besonders unangenehm wären. Der TSX Bug ist ein gutes Beispiel dafür, da hat es aber nicht ganz funktioniert, denn anfangs war TSX für Haswell freigeschaltet und dann erst viel der Bug auf. Das war aber eben noch rechtzeitig um die Funktion bei Haswell-E/EP wenigstens per Mikrocode zu deaktivieren, so dass sie keinen Schaden anrichten konnte, vom Imageverlust mal abgesehen.
