Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
NewsChip-on-Wafer-on-Substrate: TSMC und Broadcom bringen 1.700-mm²-Interposer
Die zweite Generation der CoWoS-Technologie, die für Chip-on-Wafer-on-Substrate und somit im einfachsten Ausdruck für einen Interposer steht, soll massive Verbesserungen gegenüber der ersten Garde bieten. Die insgesamt nutzbare Fläche steigt zum Beispiel auf 1.700 Quadratmillimeter an.
Irgendwie verstehe ich den Artikel nicht. Was soll den der Chip machen?
Ist das für SSD oder RAM gedacht?
Kann das bitte jemand für mich in verständliche Sprache bringen. Danke
Für mich klingt das nach einem (Mini-)Mainboard, welches man auf das PCB bringt um nicht selber Interconnects zwischen Chip und HBM-Speicher basteln zu müssen.
Ein Interposer ist sowas wie bei AMD Fury oder Vega,
wo der Grafikchip und die HBM-Speicherchips gemeinsam auf dem Interposer
platziert werden und über diesen miteinander kommunizieren können.
Ein Interposer ist sowas wie bei AMD Fury oder Vega,
wo der Grafikchip und die HBM-Speicherchips gemeinsam auf dem Interposer
platziert werden und über diesen miteinander kommunizieren können.
Mehere SoCs auf einem Interposer... Wenn das mal nicht nach MCM klingt. Vielleicht bringt AMD ja noch dieses Jahr eine Lösung damit auf den Markt, zumindest fürs Datacenter.
Mehere SoCs auf einem Interposer... Wenn das mal nicht nach MCM klingt. Vielleicht bringt AMD ja noch dieses Jahr eine Lösung damit auf den Markt, zumindest fürs Datacenter.
Wenn das halbwegs bezahlbar ist denke ich das wir in den nächsten Jahren einen Großteil der HPC-Chips mit der Technik sehen werden. Auch wenn ein monolithisches Design viele Vorteile hat, z.B. Latenzen, ist es einfach in der Größe beschränkt, von der Rentabilität mal ganz abgesehen. Die Bandbreite ist bei so einem Interposer zwar immer noch eine Herausforderung aber kein unlösbares Problem mehr. Fragt sich nur wieviel der SchnickSchnack kosten soll, wenn das wie bei HBM nur an ein paar Großkunden und deren Kunden mit besonderen Wünschen geht wird es wohl ein paar Jahre dauern bis der Schub beim Endkunden ankommt.
Edit @Wattwanderer
Klar, aber wo ist das Problem? Es werden ja nur "Autobahnen" bereitgestellt keine Recheneinheiten mit mehr Abzweigungen als ich zählen kann. Sicherlich gibt es da auch Steuerschaltungen für Strom und Pipelines, aber das ist, immer noch extrem komplex, trotzdem deutlich simpler als Logikeinheiten.
Im Prinzip sehe ich hier das Gegenteil. Durch das modulare Prinzip lassen sich komplexere Chips aus einfacheren designen. Dabei sorgt der Interposer für eine schnelle Anbindung der Einzeilteil. Der IF2, der für Zen 2 genutzt wird, bietet bis zu 100GB/s Bandbreite. Das reicht beispielsweise für eine GPU nicht aus. Faktor 5 müsste hier mind. draufgelegt werden, eher noch mehr.
Interposer können erstmal alles sein, was zwischen einem DIE und dem physischen Sockel sitzt.
Silizium-Interposer (um die es hier geht) finden da Anwendung, wo die Struktur der Verbindungen zwischen zwei DIEs zu komplex und die Anforderungen an die Signalwege zu hoch für ein gewöhnliches PCB ist. HBM mit seiner Busbreite ist so ein Fall wo man mit gewöhnlichen PCB's nicht weiterkommt. Hier werden, wie bei einem gewöhnlichen PCB, lithografisch die Leiterbahnen ins Silizium geäzt und die eigentlichen DIEs dann in diesen Interposer eingelötet.
Silizium-Interposer:
Das graue Substrat zwischen den schwarzen DIEs ist der Interposer, welcher den HBM an den Grafikprozessor anbindet und diesen wiederum an das grüne PCB (was selbst ein interposer ist).
Gewöhnliche Interposer:
Das braune PCB auf dem der DIE sitzt ist der Interposer zwischen dem DIE und dem BGA. Der wiederum sitzt auf einem weiteren Interposer (Grün) von BGA zu PGA, damit das ganze sockelbar ist.
Die Recheneinheiten bleiben ja in den eigentlichen Rechenchips,
der Interposer stellt ja nur sehr schnelle Verbindungen bereit.
Das ist nicht besonders komplex.
ZeroStrat schrieb:
Mehere SoCs auf einem Interposer... Wenn das mal nicht nach MCM klingt. Vielleicht bringt AMD ja noch dieses Jahr eine Lösung damit auf den Markt, zumindest fürs Datacenter.
Passt nicht unbedingt zu den aktuellen HPC-Gerüchten.
Ein doppelter AMD Arcturus mit 2x600mm² und 8 HBM-Chips bräuchte über 2000mm².
nVidias GA100 hat gerüchteweise über 800mm² und 6 HBM-Chips.
Einzeln wäre das wahrscheinlich etwa 1300-1400mm² auf dem Interposer,
doppelt....
Naja, auch wenn natürlich nur extrem grob herunter gebrochen und simplifiziert:
Der Interposer muss ja nur feinere und enger umsetzbare Verbindungen zwischen Chips realisieren als übliche PCBs das könnten. Mit der zunehmenden Verkleinerung besonders auch der Kontaktflächen (war ja auch beim Zen2 Chiplet bereits eine Herausforderung) und engeren Anordnung derer zueinander können übliche Platinen nicht mehr lange mithalten. Die hohe Signalintegrität bei hohen Frequenzen und Datenraten kommt noch drauf. All das kann ein Interposer besser, bzw. Macht es in gewissen Formaten überhaupt erst möglich.
Passt nicht unbedingt zu den aktuellen HPC-Gerüchten.
Ein doppelter AMD Arcturus mit 2x600mm² und 8 HBM-Chips bräuchte über 2000mm².
nVidias GA100 hat gerüchteweise über 800mm² und 6 HBM-Chips.
Einzeln wäre das wahrscheinlich etwa 1300-1400mm² auf dem Interposer,
doppelt....
Das stimmt, sieht ziemlich knapp aus für MCM mit zusätzlichem HBM. Vielleicht könnte man damit Spezialchips integrieren, wie beispielsweise AI-Beschleuniger. Ein verrückte Idee wäre auch so was wie separate Raytracing-Beschleuniger, aber das widerspricht der Info über hybride Shader, welche zwangsläufig integriert wären.
Ok, ich meinte in den nächsten Jahren. Wenn die Technik verwendet werden soll müssen ja schon ein paar Jahre vorher erste Anpassungen vorgenommen werden. Und bei ganz neuen Verfahren wird sowieso erstmal nicht das maximal Mögliche gemacht. Plus die Packdichte wird noch ein bißchen gesteigert usw usf. In 5 Jahren plus wissen wir dann wie es der Markt angenommen hat.
Naja, auch wenn der Platz weiterhin begrenzt ist, es ist eine deutliche Steigerung möglich.
Bevor das ganze jetzt zu sehr in Richtung AMD/nVidia abdriftet:
Der Name Broadcom steckt schon in der Überschrift.
Klingt eher als hätte Broadcom etwas mit dieser Technologie vor.
Bevor das ganze jetzt zu sehr in Richtung AMD/nVidia abdriftet:
Der Name Broadcom steckt schon in der Überschrift.
Klingt eher als hätte Broadcom etwas mit dieser Technologie vor.
Also irgenwie bezweifel ich ja das Broadcom jetzt massenhaft anfängt Riesenchips zu bauen, auch wenn es nicht unmöglich scheint, sie sind ja recht breit aufgestellt. Ich vermute eher das es in Richtung Dienstleistung geht, und da denke ich an FPGA´s, IBM, AMD, ..., und weniger an Intel, zumindest solange sie nicht fabless sind.
Nur damit wir uns richtig verstehen. AMD setzt seit Jahren auf diese Technologie. (eigentlich viele andere auch)
Letzten Endes geht es darum, die Signale nicht über das MB und irgend einen zusätzlichen Chip laufen zu lassen, sondern RAM/GPU/CPU miteinander direkt zu verbinden.
Ein SoC z.B. ohne Interposer zu bauen, ist echt schwer
Und die Zukunft liegt nun einmal in APU´s, SoC´s und IoT´s.
Genau, und das ist z.B. ein Vorteil für AMD: man kann einen 64 Kerner aus 8x8 Chips herstellen und bei defekten wird es dann ein 48 Kerner mit 8x6 etc.
Der Ausschuss wird wesentlich geringer als beim Monolithischen 64 Kerner.
Also ein paar AMD GPU Chiplets zusammen mit paar HBM Speichersteine in so ein Interposer drücken, fertig ist die nächste Megakarte. :-)
Die ist zwar vermutlic erst in 5 Jahren für uns bezahlbar, aber immerhin gibt es dann mal wieder Zuwachsraten an Leistung wie jetzt bei den CPUs.
als Bsp. sind AMD Ryzen CPUs auch "als Interposer" gefertigt. "Interposer" alleine ist eine Art Sammelbegriff. Nur eben nicht alles aus reinem Silizium. Genau darin besteht hier die Kunst und das Können von TSMC.
![[wege]mini](https://pics.computerbase.de/forum/avatars/m/778/778975.jpg?1575883542){kind=avatar}
