News Clearwater Forest: Intel stapelt 17 Chips, auch auf einem Intel-3-T-Base-Tile

[Volker]

Erst nur durch die Blume, nun aber auch in einem umfangreichen Dokument, hat Intel viele Details zur kommenden E-Core-Xeon-CPU verraten. Das ist spannender, als es zunächst klingt, denn erstmals setzt Intel Errungenschaften, die es bisher primär auf dem Papier gab, in die Tat um. Dazu zählen auch viele neue Fertigungsschritte.

Zur News: Clearwater Forest: Intel stapelt 17 Chips, auch auf einem Intel-3-T-Base-Tile

 

[CDLABSRadonP...]

Foveros Direct 3D

Hat Microsoft Intel erlaubt, diesen Namen zu nutzen?

 

[stefan92x]

Ich glaube wir hätten mittlerweile schon davon gehört, wenn Microsoft da etwas gegen hätte. Neu ist der Begriff ja nicht bei Intel. Wäre aber episch, wenn es doch noch Stress geben sollte

 

[Sherman789]

Dachte erst: „in die Tat umgesetzt“ - mit welchen Foundry Kunden denn? Aber Google teilt mit dass Microsoft wohl bei Intel in 18A fertigen lassen will. Interessant!

Dass die eigenen CPUs potentiell erst in knapp 2 Jahren marktreif sind, passt ja ins (Gelsinger) Bild.

Aber schön zu sehen dass Intel sich weiter nach vorne bemüht und vielleicht kann P. G. meinem Zynismus eines Tages eine Nackenschelle verpassen. Wäre mal eine Abwechslung.

 

[Cr4y]

Ich warte, bis das Stapeln per Sockel möglich ist!

 

[Piak]

Für mich liest sich das immer noch deutlich schlechter als die amd chiplets mit Zen 4C oder 5C kernen ...

 

[CDLABSRadonP...]

This unit of CPU chiplets sitting atop a large “local” cache becomes a complete compute module, which can then be replicated to scale up compute capability and create a SKU stack based on core count and cache requirements.
Intel

Da Cache ja nicht mehr mit kleineren Nodes vernünftig skaliert war abzusehen, dass er aus den CPUs rausfliegt. Gleichzeitig ist es genau deshalb überraschend, dass ausgerechnet dann Intels 3-T-Prozess zum Einsatz kommt. Eigentlich würde das für einen günstigeren Prozess sprechen. Aber vielleicht kommen sie nicht drum herum; sie wollen ja schließlich mit 3-T all in bei TSVs gehen und möglicherweise wäre es teurer, wenn sie versuchen würden einen potentiellen 7-T-Prozess aufzulegen.

 

[MalWiederIch]

Für mich liest sich das immer noch deutlich schlechter als die amd chiplets mit Zen 4C oder 5C kernen ...

Wenn es sich für dich so liest wird es wohl so sein … schade, da brauchen wir auf unabhängige Tests erst garnicht warten …

 

[stefan92x]

Für mich liest sich das immer noch deutlich schlechter als die amd chiplets mit Zen 4C oder 5C kernen ...

Das Packaging ist schon besser als bei AMD, dadurch dass die Chiplets näher aneinander positioniert sind und anders verbunden sind, ist der Datentransfer von Chiplet zu Chiplet deutlich energiesparender möglich. Damit bleibt mehr Budget für die Kerne übrig. Wie der Vergleich von Kern zu Kern ausfällt, ist natürlich noch eine offene Frage, aber auf jeden Fall kann man jetzt schon sagen, dass bei Intel ein größerer Anteil der TDP für die Kerne und weniger für IO benötigt wird als bei Zen 4/5(c). Selbst leicht schlechtere Kerne könnten da immer noch Intel zum effizienteren Gesamt-Chip verhelfen.

Gleichzeitig ist aufwendigeres Packaging natürlich auch teurer, da hat AMD wiederum Vorteile bei den Produktionskosten. Die Frage für den Markt wird also sein, ob Intel das teurere Produkt produzieren muss, um mit Zen 5c gleichzuziehen, oder ob die Cores gut genug sind, um davonziehen zu können und den Aufpreis (auch für den Kunden) zu rechtfertigen.

Andererseits kann man es aber auch so sehen: Intel kündigt jetzt etwas an, was AMD als MI300 bereits erfolgreich im Markt positioniert hat. Das ist zwar eine APU mit integriertem HBM, aber der Technologiestand ist dann durchaus vergleichbar mit Base-Die mit Cache, aufgestapelten CCD etc.

EDIT: Vergessen zu erwähnen, natürlich sind Backside Power Delivery etc schon Technologien, die AMD derzeit (nicht) hat, ich hab jetzt nur den Punkt Packaging betrachtet.

 

[der Unzensierte]

Auf jeden Fall umgeht Intel damit alle bekannten und zukünftigen Sicherheitslücken die SMT so mit sich bringt.

 

[IBISXI]

Liest sich erstmal gut.

Intel hat ne Menge vor in den nächsten Jahren.

Ob das dann auch alles wirklich in dem Zeitrahmen klappt?
Ich bin da skeptisch.
Wie lange ist es her dass bei Intel neue Technologie im Fertigungsbereich ohne massive Verzögerungen kam?

 

[Damien White]

Letzterer debütiert in diesem Jahr mit als erster reiner E-Cores-Xeon, dafür aber bis zu 288 Stück auf einem Package.

Der Satz liest sich ... speziell.

 

[Ratterkiste]

Wenn ein Chiplet 24 kleine E-Cores beherbergt dürfte ein einzelner Chiplet ja sehr günstig in der Fertigung sein. Von der Fläche her sollte das ja einem 6er Chiplet P-Cores entsprechen.

 

[nöörd]

Hat Microsoft Intel erlaubt, diesen Namen zu nutzen?

Wintel?

 

[bensen]

Für mich liest sich das immer noch deutlich schlechter als die amd chiplets mit Zen 4C oder 5C kernen ...

Klar, weil der Interconnect über Substrat so wahnsinnig gute Latenzen und eine überragende Effizienz hat....
Du solltest etwas ins Detail gehen, sonst liest sich der Post ziemlich wirr.

 

[dermatu]

Ich glaube wir hätten mittlerweile schon davon gehört, wenn Microsoft da etwas gegen hätte. Neu ist der Begriff ja nicht bei Intel. Wäre aber episch, wenn es doch noch Stress geben sollte

Erst Klage einreichen wenn das Produkt in großer Stückzahl produziert wurde, dann ist der Druck größer weil man das ja gerne verkaufen würde ;-)

 

[BAR86]

Da kommen einfach einige interessante Updates bzw. bestätigungen von Bekannten. Sowohl die 3 CB Artikel (die 2 von gestern und der hier), als auch
1) https://www.anandtech.com/show/2127...nnect-2024-keynote-starts-at-830am-pt1630-utc
2) https://www.anandtech.com/show/21271/intel-foundry-future-14a-foveros-direct-beyond
3) https://www.anandtech.com/show/2122...re-keynote-live-blog-starts-at-5pm-pt0100-utc
4) https://www.anandtech.com/show/21218/the-intel-ces-2024-client-computing-live-blog

sind empfehlenswert.

Für mich endlich mal bestätigt: "- Intel is promising significant IPC improvements in the CPU core" - bezogen auf Lunar Lake. Also eine neue Architektur (bzw endlich mal völlig überarbeitet)?

Auch hier eine Zeitliche Einordnung: Intel möchte bis 2030 Nummer 2 bei den Foundries werden. Weil da ja immer wieder was durcheinandergeworfen wird. Technisch wird man wohl 2026 die "Führung" in manchen Belangen haben, aber was Produktionskapazitäten und Umsatz betrifft ist man noch im Niemalsland

 

[bad_sign]

Das Packaging ist schon besser als bei AMD, dadurch dass die Chiplets näher aneinander positioniert sind und anders verbunden sind, ist der Datentransfer von Chiplet zu Chiplet deutlich energiesparender möglich. Damit bleibt mehr Budget für die Kerne übrig. Wie der Vergleich von Kern zu Kern ausfällt, ist natürlich noch eine offene Frage, aber auf jeden Fall kann man jetzt schon sagen, dass bei Intel ein größerer Anteil der TDP für die Kerne und weniger für IO benötigt wird als bei Zen 4/5(c). Selbst leicht schlechtere Kerne könnten da immer noch Intel zum effizienteren Gesamt-Chip verhelfen.

Ich denke Epyc ist hier nicht der richtige Packaging Vergleich, MI300C oder A sind das Äquivalent (die auch mit Zen4 Dies arbeiten)

Bzw passender, AMD hat sowas bereits im Einsatz, in genannten Skus. Das Produkt aus dem Artikel wird einen (Effizenz-)Fertigungsvorteil genießen vs Epyc
Im Desktop wird Foveros-artiges erst für Zen6 erwartet

 

[bensen]

Ich denke Epyc ist hier nicht der richtige Packaging Vergleich, MI300C oder A sind das Äquivalent (die auch mit Zen4 Dies arbeiten)

Es ist aber der richtige Vergleich wenn es um CPUs geht. Darum ging es ja.
Mit Ponte Veccio hat man extreme Packaging Varianten auch (ob erfolgreich sei mal dahin gestellt). Jetzt hat es aber erst bei den CPUs Einzug.
Ist die Frage was der Spaß kostet. Eventuell kommt Intel das auch günstige. Da advanced Packaging momentan limitiert werden die Preise noch sein. Die AIn kann man das berappen. Für Epyc ist das für AMD wahrscheinlich zu teuer. Wenn man denn überhaupt Kapazitäten bekommt. Technisch wäre das sicherlich für AMD interessant und auch möglich.

 

[CDLABSRadonP...]

Aber schön zu sehen dass Intel sich weiter nach vorne bemüht und vielleicht kann P. G. meinem Zynismus eines Tages eine Nackenschelle verpassen. Wäre mal eine Abwechslung.

Ob das dann auch alles wirklich in dem Zeitrahmen klappt?
Ich bin da skeptisch.
Wie lange ist es her dass bei Intel neue Technologie im Fertigungsbereich ohne massive Verzögerungen kam?

Also ich habe tatsächlich nach der Keynote tatsächlich keine Bedenken mehr, dass es Intel gelingen wird ihren five node in four years-Plan einzuhalten. Die Wafer stehen da herum, die DIEs sind klein genug. Woran ich aktuell viel mehr zweifele ist Arrowlake-S.

Also nur weil die Fertigung gut ist, muss das Endprodukt noch lange keine Offenbarung sein. Erinnert euch an IvyBridge, was war das für ein Fertigungssprung und was hat er sich im Notebook gelohnt. Doch für die Desktopchips war er ziemlich lau. Wenn jetzt ArrowLake unterm Strich eben nur ein für den Desktop ein bisschen optimierter MeteorLake wird, dann kann die Enttäuschung ganz schnell ganz riesig werden.

Hoffnungsschimmer meinerseits ist der Adamantine-Cache. (im Base-DIE, wohl als L4-Cache)