Geil Ultra-X Bios Einstellungen
- Ersteller wakko
- Erstellt am
Knutzer
Cadet 4th Year
- Registriert
- Jan. 2006
- Beiträge
- 69
Probier mal diese aus: (funktionieren bei mir nur mit 623-1 Bios)
Vdim=2.74V
DRAM Frequency Set............................ - 200
Command Per Clock (CPC)................... - Enable
CAS Latency Control (Tcl)..................... - 1.5
RAS# to CAS# delay (Trcd)................... - 02 Bus Clocks
Min RAS# active time (Tras).................. - 05 Bus Clocks
Row precharge time (Trp)..................... - 02 Bus Clocks
Row Cycle time (Trc)............................. - 07 Bus Clocks
Row refresh cyc time (Trfc)................... - 10 Bus Clocks
Row to Row delay (Trrd)....................... - 00 Bus Clocks
Write recovery time (Twr)..................... - 02 Bus Clocks
Write to Read delay (Twtr)................... - 01 Bus Clocks
Read to Write delay (Trwt)................... - 01 Bus Clocks
Refresh Period (Tref)............................ - 3120 Cycles
Write CAS latency (tWCL).................... - 1
DRAM Bank Interleave.......................... - Enabled
DQS Skew Control................................ - Increase
DQS Skew Value................................... - 255
DRAM Drive Strength............................. - 6
DRAM Data Drive Strength.................... - 3
Max Async Latency................................ - 5.0
DRAM Response Time............................ - Normal
Read Preamble Time.............................. - 4.0
IdleCycle Limit........................................ - 16 Cycles
Dynamic Counter.................................... - Enable
R/W Queue Bypass................................ - 16 x
Bypass Max............................................ - 07 x
32 Byte Granularity................................. - Disable(4 Bursts)
Vdim=2.74V
DRAM Frequency Set............................ - 200
Command Per Clock (CPC)................... - Enable
CAS Latency Control (Tcl)..................... - 1.5
RAS# to CAS# delay (Trcd)................... - 02 Bus Clocks
Min RAS# active time (Tras).................. - 05 Bus Clocks
Row precharge time (Trp)..................... - 02 Bus Clocks
Row Cycle time (Trc)............................. - 07 Bus Clocks
Row refresh cyc time (Trfc)................... - 10 Bus Clocks
Row to Row delay (Trrd)....................... - 00 Bus Clocks
Write recovery time (Twr)..................... - 02 Bus Clocks
Write to Read delay (Twtr)................... - 01 Bus Clocks
Read to Write delay (Trwt)................... - 01 Bus Clocks
Refresh Period (Tref)............................ - 3120 Cycles
Write CAS latency (tWCL).................... - 1
DRAM Bank Interleave.......................... - Enabled
DQS Skew Control................................ - Increase
DQS Skew Value................................... - 255
DRAM Drive Strength............................. - 6
DRAM Data Drive Strength.................... - 3
Max Async Latency................................ - 5.0
DRAM Response Time............................ - Normal
Read Preamble Time.............................. - 4.0
IdleCycle Limit........................................ - 16 Cycles
Dynamic Counter.................................... - Enable
R/W Queue Bypass................................ - 16 x
Bypass Max............................................ - 07 x
32 Byte Granularity................................. - Disable(4 Bursts)
stummerwinter
Admiral
- Registriert
- Feb. 2004
- Beiträge
- 8.849
Um die richtigen Einstellungen rauszufinden, mußt du wissen, welche Chips verbaut sind, lt TechPowerUp können auch den Ultra-X sowohl TCCD als auch BH-5 verbaut sein...
Die mußt du unterschiedlich einstellen...
Teste mal, ob die mit CL = 3 bei 200 MHz laufen...
Mein Tip:
TCCD
Vdim=2.74V
DRAM Frequency Set............................ - 200
Command Per Clock (CPC)................... - Enable
CAS Latency Control (Tcl)..................... - 2.0
RAS# to CAS# delay (Trcd)................... - 02 Bus Clocks
Min RAS# active time (Tras).................. - 05 Bus Clocks
Row precharge time (Trp)..................... - 02 Bus Clocks
Row Cycle time (Trc)............................. - 07 Bus Clocks
Row refresh cyc time (Trfc)................... - 15 Bus Clocks
Row to Row delay (Trrd)....................... - 03 Bus Clocks
Write recovery time (Twr)..................... - 02 Bus Clocks
Write to Read delay (Twtr)................... - 01 Bus Clocks
Read to Write delay (Trwt)................... - 03 Bus Clocks
Refresh Period (Tref)............................ - 4708 Cycles
Write CAS latency (tWCL).................... - 1
DRAM Bank Interleave.......................... - Enabled
DQS Skew Control................................ - Increase
DQS Skew Value................................... - 255
DRAM Drive Strength............................. - 6
DRAM Data Drive Strength.................... - 3
Max Async Latency................................ - 7.0
DRAM Response Time............................ - Normal
Read Preamble Time.............................. - 5.0
IdleCycle Limit........................................ - 256 Cycles
Dynamic Counter.................................... - Enable
R/W Queue Bypass................................ - 16 x
Bypass Max............................................ - 07 x
32 Byte Granularity................................. - Disable(4 Bursts)
BH-5
Vdim=2,8 V bis 3,2 V
DRAM Frequency Set............................ - 200
Command Per Clock (CPC)................... - Enable
CAS Latency Control (Tcl)..................... - 2.0
RAS# to CAS# delay (Trcd)................... - 02 Bus Clocks
Min RAS# active time (Tras).................. - 05 Bus Clocks
Row precharge time (Trp)..................... - 02 Bus Clocks
Row Cycle time (Trc)............................. - 07 Bus Clocks
Row refresh cyc time (Trfc)................... - 15 Bus Clocks
Row to Row delay (Trrd)....................... - 03 Bus Clocks
Write recovery time (Twr)..................... - 02 Bus Clocks
Write to Read delay (Twtr)................... - 01 Bus Clocks
Read to Write delay (Trwt)................... - 03 Bus Clocks
Refresh Period (Tref)............................ - 3120 Cycles
Write CAS latency (tWCL).................... - 1
DRAM Bank Interleave.......................... - Enabled
DQS Skew Control................................ - Increase
DQS Skew Value................................... - 255
DRAM Drive Strength............................. - 6
DRAM Data Drive Strength.................... - 3
Max Async Latency................................ - 7.0
DRAM Response Time............................ - Normal
Read Preamble Time.............................. - 5.0
IdleCycle Limit........................................ - 64 Cycles
Dynamic Counter.................................... - Enable
R/W Queue Bypass................................ - 16 x
Bypass Max............................................ - 07 x
32 Byte Granularity................................. - Disable(4 Bursts)
Die mußt du unterschiedlich einstellen...
Teste mal, ob die mit CL = 3 bei 200 MHz laufen...
Mein Tip:
TCCD
Vdim=2.74V
DRAM Frequency Set............................ - 200
Command Per Clock (CPC)................... - Enable
CAS Latency Control (Tcl)..................... - 2.0
RAS# to CAS# delay (Trcd)................... - 02 Bus Clocks
Min RAS# active time (Tras).................. - 05 Bus Clocks
Row precharge time (Trp)..................... - 02 Bus Clocks
Row Cycle time (Trc)............................. - 07 Bus Clocks
Row refresh cyc time (Trfc)................... - 15 Bus Clocks
Row to Row delay (Trrd)....................... - 03 Bus Clocks
Write recovery time (Twr)..................... - 02 Bus Clocks
Write to Read delay (Twtr)................... - 01 Bus Clocks
Read to Write delay (Trwt)................... - 03 Bus Clocks
Refresh Period (Tref)............................ - 4708 Cycles
Write CAS latency (tWCL).................... - 1
DRAM Bank Interleave.......................... - Enabled
DQS Skew Control................................ - Increase
DQS Skew Value................................... - 255
DRAM Drive Strength............................. - 6
DRAM Data Drive Strength.................... - 3
Max Async Latency................................ - 7.0
DRAM Response Time............................ - Normal
Read Preamble Time.............................. - 5.0
IdleCycle Limit........................................ - 256 Cycles
Dynamic Counter.................................... - Enable
R/W Queue Bypass................................ - 16 x
Bypass Max............................................ - 07 x
32 Byte Granularity................................. - Disable(4 Bursts)
BH-5
Vdim=2,8 V bis 3,2 V
DRAM Frequency Set............................ - 200
Command Per Clock (CPC)................... - Enable
CAS Latency Control (Tcl)..................... - 2.0
RAS# to CAS# delay (Trcd)................... - 02 Bus Clocks
Min RAS# active time (Tras).................. - 05 Bus Clocks
Row precharge time (Trp)..................... - 02 Bus Clocks
Row Cycle time (Trc)............................. - 07 Bus Clocks
Row refresh cyc time (Trfc)................... - 15 Bus Clocks
Row to Row delay (Trrd)....................... - 03 Bus Clocks
Write recovery time (Twr)..................... - 02 Bus Clocks
Write to Read delay (Twtr)................... - 01 Bus Clocks
Read to Write delay (Trwt)................... - 03 Bus Clocks
Refresh Period (Tref)............................ - 3120 Cycles
Write CAS latency (tWCL).................... - 1
DRAM Bank Interleave.......................... - Enabled
DQS Skew Control................................ - Increase
DQS Skew Value................................... - 255
DRAM Drive Strength............................. - 6
DRAM Data Drive Strength.................... - 3
Max Async Latency................................ - 7.0
DRAM Response Time............................ - Normal
Read Preamble Time.............................. - 5.0
IdleCycle Limit........................................ - 64 Cycles
Dynamic Counter.................................... - Enable
R/W Queue Bypass................................ - 16 x
Bypass Max............................................ - 07 x
32 Byte Granularity................................. - Disable(4 Bursts)
Zuletzt bearbeitet:
Meine RAMs sind dann BH-5.
Die Einstellungen von stummerwinter laufen ohne Probleme mit dem 704-1 Bios. Ich habe dann auf das 623-1 umgeflasht und siehe da auf einmal funktionieren auch diese von Knutzer. Nur musste ich die Spannung ein bisschen erhöhen.
Meine Frage noch:
Da mit dem 623-1 die Rams am schärfsten laufen, heißt das automatisch, dass dieses Bios auch das Beste zum übertakten ist?
Die Einstellungen von stummerwinter laufen ohne Probleme mit dem 704-1 Bios. Ich habe dann auf das 623-1 umgeflasht und siehe da auf einmal funktionieren auch diese von Knutzer. Nur musste ich die Spannung ein bisschen erhöhen.
Meine Frage noch:
Da mit dem 623-1 die Rams am schärfsten laufen, heißt das automatisch, dass dieses Bios auch das Beste zum übertakten ist?
stummerwinter
Admiral
- Registriert
- Feb. 2004
- Beiträge
- 8.849
Nö...
Ich hab die besten Erfahrungen mit dem 702-1 gemacht, aber da gibt es viele unterschiedliche Meinungen zu...
Ich hab die besten Erfahrungen mit dem 702-1 gemacht, aber da gibt es viele unterschiedliche Meinungen zu...
Jetzt hab ich die RAM übertaktet aber leider komm ich nicht höher als 220MHz, auch wenn ich mit der Spannung hochgehe und schlechtere Timeings wähle. Die 220MHz erreiche ich mit 2.85V wenn ich dann auf 2,96V gehe, dann ändert sich gar nichts 
Will nicht höher als 3V gehen, da sie schon mit 2.85V extrem heiss werden und ich habe gehört dass die neuen Ultra-X nf4 edition (meine) bei über 3V schon drauf gehen.
In einem Forum hab ich gelesen dass man vor dem übertakten der RAM ein "burn in" machen soll damit man gute Werte erreicht. Wie macht man einen "burn in"?
Das sind meine Einstellungen bei 220MHz und 2,85V. (2-2-2-5 geht überhaupt nicht) Was könnte ich da noch verbessern?
DRAM Frequency Set............................ - 200
Command Per Clock (CPC)................... - Enable
CAS Latency Control (Tcl)..................... - 1.5
RAS# to CAS# delay (Trcd)................... - 03 Bus Clocks
Min RAS# active time (Tras).................. - 05 Bus Clocks
Row precharge time (Trp)..................... - 02 Bus Clocks
Row Cycle time (Trc)............................. - 07 Bus Clocks
Row refresh cyc time (Trfc)................... - 11 Bus Clocks
Row to Row delay (Trrd)....................... - 00 Bus Clocks
Write recovery time (Twr)..................... - 02 Bus Clocks
Write to Read delay (Twtr)................... - 01 Bus Clocks
Read to Write delay (Trwt)................... - 01 Bus Clocks
Refresh Period (Tref)............................ - 3120 Cycles
Write CAS latency (tWCL).................... - 1
DRAM Bank Interleave.......................... - Enabled
DQS Skew Control................................ - Increase
DQS Skew Value................................... - 255
DRAM Drive Strength............................. - 6
DRAM Data Drive Strength.................... - 3
Max Async Latency................................ - Auto
DRAM Response Time............................ - Fast
Read Preamble Time.............................. - 4.0
IdleCycle Limit........................................ - 16 Cycles
Dynamic Counter.................................... - Enable
R/W Queue Bypass................................ - 16 x
Bypass Max............................................ - 07 x
32 Byte Granularity................................. - Disable(4 Bursts)
Will nicht höher als 3V gehen, da sie schon mit 2.85V extrem heiss werden und ich habe gehört dass die neuen Ultra-X nf4 edition (meine) bei über 3V schon drauf gehen.
In einem Forum hab ich gelesen dass man vor dem übertakten der RAM ein "burn in" machen soll damit man gute Werte erreicht. Wie macht man einen "burn in"?
Das sind meine Einstellungen bei 220MHz und 2,85V. (2-2-2-5 geht überhaupt nicht) Was könnte ich da noch verbessern?
DRAM Frequency Set............................ - 200
Command Per Clock (CPC)................... - Enable
CAS Latency Control (Tcl)..................... - 1.5
RAS# to CAS# delay (Trcd)................... - 03 Bus Clocks
Min RAS# active time (Tras).................. - 05 Bus Clocks
Row precharge time (Trp)..................... - 02 Bus Clocks
Row Cycle time (Trc)............................. - 07 Bus Clocks
Row refresh cyc time (Trfc)................... - 11 Bus Clocks
Row to Row delay (Trrd)....................... - 00 Bus Clocks
Write recovery time (Twr)..................... - 02 Bus Clocks
Write to Read delay (Twtr)................... - 01 Bus Clocks
Read to Write delay (Trwt)................... - 01 Bus Clocks
Refresh Period (Tref)............................ - 3120 Cycles
Write CAS latency (tWCL).................... - 1
DRAM Bank Interleave.......................... - Enabled
DQS Skew Control................................ - Increase
DQS Skew Value................................... - 255
DRAM Drive Strength............................. - 6
DRAM Data Drive Strength.................... - 3
Max Async Latency................................ - Auto
DRAM Response Time............................ - Fast
Read Preamble Time.............................. - 4.0
IdleCycle Limit........................................ - 16 Cycles
Dynamic Counter.................................... - Enable
R/W Queue Bypass................................ - 16 x
Bypass Max............................................ - 07 x
32 Byte Granularity................................. - Disable(4 Bursts)
stummerwinter
Admiral
- Registriert
- Feb. 2004
- Beiträge
- 8.849
Mehr Spannung und Kühler drauf...
Die BH-5/CH-5 gehen nur gut mit wiel Spannung...
Meine VX brauchen für 2-2-2-5@200 MHz schon 3,1 V - gehen aber mit 3,24 V bis 250 MHz hoch...
Die BH-5/CH-5 gehen nur gut mit wiel Spannung...
Meine VX brauchen für 2-2-2-5@200 MHz schon 3,1 V - gehen aber mit 3,24 V bis 250 MHz hoch...
stummerwinter
Admiral
- Registriert
- Feb. 2004
- Beiträge
- 8.849
wakko schrieb:
BH-5 sind bis 3,6 V spezifiziert (CH-5 sollten dauerhaft nur mit 3,3 V betrieben werden), sollten dabei aber gekühlt werden, aber natürlioch auf eigene Gefahr...
Meine CH-5 machen das schon über ein Jahr mit...
Ja, Spannungswandler kühlen ist nicht unbedingt ein Nachteil...
Bevor die RAM abrauchen schaltet sich da der PC aus, oder rauchen die einfach ab?
Edit: Wollte fragen ob ich da die richtige vorgehensweise beim übertakten hab:
1. ram-settings alle auf standard
2. tcl=2; trcd=5; tras=8; trp=5; trc=13; trfc=18;
3. mit der frequnez hochfahren und auch wenn nötig die spannung erhöhen und somit höchstmögliche Frequenz ermitteln.
4. alles feineinstellen.
Edit: Wollte fragen ob ich da die richtige vorgehensweise beim übertakten hab:
1. ram-settings alle auf standard
2. tcl=2; trcd=5; tras=8; trp=5; trc=13; trfc=18;
3. mit der frequnez hochfahren und auch wenn nötig die spannung erhöhen und somit höchstmögliche Frequenz ermitteln.
4. alles feineinstellen.
Zuletzt bearbeitet:
stummerwinter
Admiral
- Registriert
- Feb. 2004
- Beiträge
- 8.849
Leider rauchen die dann einfach ab...
Wie testest Du die Stabilität?
Wie testest Du die Stabilität?
stummerwinter
Admiral
- Registriert
- Feb. 2004
- Beiträge
- 8.849
Ok, klingt gut...
Ich teste vor Prime immer noch Pi 32M...
Ich teste vor Prime immer noch Pi 32M...
stummerwinter
Admiral
- Registriert
- Feb. 2004
- Beiträge
- 8.849
Wenn du den höherem VDim nutzen möchtest (> 3,2 V), darf der VCore nicht auf Auto stehen, dann geht aber C&Q nicht mehr...
stummerwinter
Admiral
- Registriert
- Feb. 2004
- Beiträge
- 8.849
Ja...
*zehnzeichenvollmach*
*zehnzeichenvollmach*
Die laufen @240MHz mit Vdim=3,16V:
DRAM Frequency Set............................ - 200
Command Per Clock (CPC)................... - Enable
CAS Latency Control (Tcl)..................... - 1.5
RAS# to CAS# delay (Trcd)................... - 02 Bus Clocks
Min RAS# active time (Tras).................. - 05 Bus Clocks
Row precharge time (Trp)..................... - 02 Bus Clocks
Row Cycle time (Trc)............................. - 07 Bus Clocks
Row refresh cyc time (Trfc)................... - 12 Bus Clocks
Row to Row delay (Trrd)....................... - 00 Bus Clocks
Write recovery time (Twr)..................... - 02 Bus Clocks
Write to Read delay (Twtr)................... - 01 Bus Clocks
Read to Write delay (Trwt)................... - 01 Bus Clocks
Refresh Period (Tref)............................ - 3120 Cycles
Write CAS latency (tWCL).................... - 1
DRAM Bank Interleave.......................... - Enabled
DQS Skew Control................................ - Increase
DQS Skew Value................................... - 255
DRAM Drive Strength............................. - 6
DRAM Data Drive Strength.................... - 3
Max Async Latency................................ - 6.0
DRAM Response Time............................ - Normal
Read Preamble Time.............................. - 4.0
IdleCycle Limit........................................ - 16 Cycles
Dynamic Counter.................................... - Enable
R/W Queue Bypass................................ - 16 x
Bypass Max............................................ - 07 x
32 Byte Granularity................................. - Disable(4 Bursts)
Wenn ich dann aber auf 3,2V gehe, dann ist eigendlich keine wirkliche Steigerung mehr zu sehen. Heißt das dann automatisch dass die jetzt an der Tanktgrenze sind und auch das umstecken auf 4V nichts mehr bringt?
DRAM Frequency Set............................ - 200
Command Per Clock (CPC)................... - Enable
CAS Latency Control (Tcl)..................... - 1.5
RAS# to CAS# delay (Trcd)................... - 02 Bus Clocks
Min RAS# active time (Tras).................. - 05 Bus Clocks
Row precharge time (Trp)..................... - 02 Bus Clocks
Row Cycle time (Trc)............................. - 07 Bus Clocks
Row refresh cyc time (Trfc)................... - 12 Bus Clocks
Row to Row delay (Trrd)....................... - 00 Bus Clocks
Write recovery time (Twr)..................... - 02 Bus Clocks
Write to Read delay (Twtr)................... - 01 Bus Clocks
Read to Write delay (Trwt)................... - 01 Bus Clocks
Refresh Period (Tref)............................ - 3120 Cycles
Write CAS latency (tWCL).................... - 1
DRAM Bank Interleave.......................... - Enabled
DQS Skew Control................................ - Increase
DQS Skew Value................................... - 255
DRAM Drive Strength............................. - 6
DRAM Data Drive Strength.................... - 3
Max Async Latency................................ - 6.0
DRAM Response Time............................ - Normal
Read Preamble Time.............................. - 4.0
IdleCycle Limit........................................ - 16 Cycles
Dynamic Counter.................................... - Enable
R/W Queue Bypass................................ - 16 x
Bypass Max............................................ - 07 x
32 Byte Granularity................................. - Disable(4 Bursts)
Wenn ich dann aber auf 3,2V gehe, dann ist eigendlich keine wirkliche Steigerung mehr zu sehen. Heißt das dann automatisch dass die jetzt an der Tanktgrenze sind und auch das umstecken auf 4V nichts mehr bringt?
