News Lithografiesysteme DSP-100: Nikon bringt Maschine für 600-mm-Panel-Level-Packaging

[Volker]

Auch Nikon ist weiter im Bereich Lithografiesysteme aktiv und stellt eine neue Lösung für das Packaging von großen Panels vor. Den 600 × 600 mm fassenden Scheiben wird eine große Zukunft vorhergesagt, denn sie soll in vielen Bereichen für das Packaging die runden 300-mm-Wafer ersetzen.

Zur News: Lithografiesysteme DSP-100: Nikon bringt Maschine für 600-mm-Panel-Level-Packaging

 

[PS828]

Neben den immer kleiner werdenden Strukturen bei der Chipherstellung muss dieser dann ja auch irgendwie kontaktiert und mit seiner Umgebung in Kontakt treten können.

Hier Kommen dann die interposer ins Spiel die chips mit Speicher verbinden.

Sieht man wie groß die sind muss es größere Systeme geben weil auf einem runden Substrat sonst sehr viel Fläche verloren geht was weggeschnitten wird.

Spannender für mich wäre jetzt aus Kristallaspekten was hier eigentlich verwendet wird als interposermaterial. Der belichter selbst ist ja nur eine aufgemotzte lampe die viele Innovationen in dem Bereich der letzten Jahre garnicht braucht weil die Strukturbreite viel größer ist.

Aber einen 600x600mm R Wafer würde ich gerne mal in Aktion sehen wenn er aus dem Block gesägt wird.

 

[M4deman]

Ich hab recht wenig Ahnung von Chipfertigung.

Wieso wurde denn bisher überhaupt auf runde Wafer gesetzt? Die Produkte waren ja schon immer rechteckige Chips.

 

[Precide]

@M4deman Weil da ein riesiger Silizium-Zylinder hergestellt wird, aus dem dann die dünnen Wafer herausgesägt werden.

 

[Krik]

@M4deman
Weil die Siliciumkristalle zylindrisch wachsen. Dann werden sie in Waver geschnitten.

 

[EL-Xatrix]

ja wie die da in der größe nen eckiges substrat machen wollen wäre jetzt wohl die interessanteste frage, oder nehm die die 300mm wafer und sägen die vorm bearbeiten eckig und kleben die zusammen?
ich meine das silizium was da vom ziehen bis zum einzelwafen wegfällt wird ja eh wieder mit eingeschmolzen, da könnte mann dann auch vor ort einfach wegsägen und quadrate liefern...oder werden dafür jetzt noch größere wafer gezogen das das alles eine fläsche wird? 450er waren ja schon eher schlecht umsetzbar und jetzt wollen die 600+?

 

[PS828]

Wieso wurde denn bisher überhaupt auf runde Wafer gesetzt?

Runde Wafer waren von Anbeginn gut weil jedes Kristall Züchtungsverfahren welches den nötigen Durchsatz und die Qualität hatte immer runde wafer erzeugte. Also nutzt man den Platz den man weg schneidet an jedem Schritt vorher zur Prozesskontrolle mittels Strukturen die da parallel mit aufgebracht werden.

Bei anderen Anwendungen wie solar wo man ja alles sauber auf ein Modul dicht packen muss ist die Raumnutzung im Produkt wichtig weshalb der Zylinder Kristall direkt in einen Quader geschnitten wird.

Ganz früher waren die no noch rund aber als sie groß genug waren um sie zu Quadraten oder Rechtecken zu schneiden hat man das auch gemacht.

Der Verschnitt geht direkt wieder in die schmelze für die nächste Runde

 

[EL-Xatrix]

wobei bei solar wird (wurde?) auch viel polykristalines silizium genutzt, das kann man dann auch aufdampfen auf große pannels, ist zumindest schneller und kostengünstiger für massenprodukte, aber halt von der leistung auch schlechter.
steck da aber auch nicht mehr so frin was jetzt in dem bereich so gang und gebe ist

 

[Botcruscher]

Trotzdem fehlen in dem Beitrag massiv Hintergrundinformationen. Die Paneele sind halt "nur" für das Substrat wie die Chips aufgesetzt werden. Quadratische Wafer sind nicht gut für Lithographie, ätzen und schleifen. Die 45cm Wafer wiederum wurden wegen der Kosten für die Umrüstung eingestellt, könnten aber zu massiven Einsparungen führen.

steck da aber auch nicht mehr so frin was jetzt in dem bereich so gang und gebe ist

Poly ist komplett tot.

 

[Eorzorian]

Es ist schon erstaunlich wie viel Verbesserungspotential im Herstellungsverfahren bei allen Prozessebenen in Halbleitertechnik steckt.
Ich halte die Technologie und ihre Entwicklung als die "größte Ingenieurskunst" in der Geschichte von Menschheit. Fasziniert bin ich davon immer noch, seitdem ich darüber lese/erfahre und mich damit beschäftige. Langweilig wurde es nie, wird wahrscheinlich auch nie werden. Hut ab zu Nikon/Japan.

Kann man auf moderatere Preise hoffen oder wird es durch Inflation oder durch andere Gründe diese Entwicklung in der Masse untergehen?

 

[PS828]

wobei bei solar wird (wurde?) auch viel polykristalines silizium genutzt, das kann man dann auch aufdampfen auf große pannels, ist zumindest schneller und kostengünstiger für massenprodukte, aber halt von der leistung auch schlechter

Ja das waren wannenerstarrungen mit poly Si. Ist nicht mehr von Belang in Zeiten in denen ein 210x210 mono Si Wafer keine 5 cent mehr kostet. ^^

Da man Faktor 1000 in der Versetzungs und Fehlstellendichte schlechter als für die Elektronik sein kann ist das mittlerweile so schnell und günstig dass die czochalski Züchtung da ganz einfach geht

Und was das aufdampfen angeht das hat ganz eigene Probleme die dazu geführt haben dass der beste Weg Si Solar zu Bauen davon abgerückt ist. Das ist wenn dann ein Dünnschicht Alien ohne Breitennutzung

Marktdominanz mit insgesamt über 90% sind die drei Technikenn: PERC (altes Verfahren was zunehmend abgelöst wird) und die beiden neuen TopCon und HJT welche die Zukunft bestimmen und bis zur physikalischen Grenze von Silizium bei der Effizienz gut mithalten können (HJT jedenfalls) und dazu sehr leicht zu bauen und günstig sind.

 

[Cabranium]

Würde es nicht sinn machen eckige wafer in eckigen ksten wachsen zu lassen? Dann hätte man kein verschnitt und keine zusätzliche Säge kante

 

[Flutefox]

So, nun bitte fünfzig von den Maschinen zu TSMC stellen, vllt. geht es dann mal zügiger. Das Packaging ist aktuell ein großes Nadelöhr.

 

[PS828]

@Cabranium exakt das hat die Solarindustrie über Jahre gemacht ^^ dafür einfach mal die waferformate M0, 2, 4, 6, 10, 12 googlen ^^

Problem ist dann die abkantung ist für die Halbleiterindustrie wieder schlecht weil die gerne richtig Ecken haben^^

 

[catch 22]

der Ansatz ist gut, aber ist das nicht auch irgendwie Augenwischerei mit den 600 x 600 mm² Silizium Platten?

Ich meine die Siliziumblöcke aus denen Wafer (egal ob runde oder quadratische) hergestellt werden sind gewachsene Kristalline Strukturen, die nun mal von Natur aus rund sind. Möchte ich also aus solch einer runden Struktur eine quadratische 600 x 600 mm² Platte schnitzen, brauche ich, so ich das mal stümperhaft richtig überschlage irgendwas zwischen 800 und 900mm im Durchmesser. Ob ich nun den Verschnitt habe, um aus dem theoretisch runden 800 bis 900mm Wafer einen quadratischen zu machen, der ausreichend Fläche für 36 100 x 100mm² Dies zu haben, oder ob ich einen runden 800 bis 900mm Wafer verwende, um mit dem dann 36 100 x 100mm² Dies zu haben und dann jede Menge verschnitt anfällt, ist doch eher gleichgültig.
Oder habe ich bis hierhin einen Denkfehler?

Interessanter und zielführender dürfte doch sein, wenn man die runden Wafer (gerne auch noch größere) auch besser ausnutzen würde -> in die Mitte packt man seine 100 x 100mm² Dies und drum herum füllt man dann mit anderen, kleinere Produkten den Raum auf, um den Verschnitt an Silizium gering zu halten (wobei das vermutlich besonders schwer in der Logistik wäre, da die unterschiedlichen Sachen die gleiche Belichtungstechnik / das gleiche Fertigungsverfahren haben müssten, was eher nicht so zwingend der Fall sein muss.

 

[PS828]

Oder habe ich bis hierhin einen Denkfehler?

Ist auch absolut möglich dass die einen quadratischen Keimkristall nehmen und dann per wanne in den richtigen Maßen mit Zugangstrichter einen VGF Prozess fahren welcher keine Beschränkungen bei der Form hat. Selbst float Zone Verfahren könnten das.

Also die form wäre auch ohne Säge möglich aber ich bin nicht Up to date welche Anforderungen an die Qualität des einkristalls für speziell diese interposer wafer gestellt werden. Das kann dann wahlweise sehr leicht gehen oder nicht möglich sein

 

[bensen]

Oder habe ich bis hierhin einen Denkfehler?

Es wird kein Silizium mehr genutzt.
Schau mal in die Roadmap von TSMC. CoWoS-S ist am Ende. Es übernimmt CoWoS-R/L.
Ist ja bei Blackwell schon teilweise der Fall.

 

[PS828]

Jup die Zukunft liegt bei Keramik und Gläsern. Da sind die Dimensionen weniger das Problem. Entweder durch organik wie bei TSMC oben genannt von @bensen oder dann hin zu Keramiken wo aktuell nur die Dimensionierung einen breiteren Einsatz verhindert

Aluminiumoxid und Aluminiumnitrid sind hier definitiv die hidden Champions der Zukunft sieht man ihre Eigenschaften. Gegenüber der organik was aktuell der Benchmark ist ist die Signalintegrität nochmal besser und die Eigenschaften für die thermische Leitfähigkeit auch. Beides essenziell für interposer.

Ich habe mal ein wenig recherchiert was aktuell so gemacht wird und da kommt man dann hin. Also ist damit auch die Dimensionierung geregelt ^^

 

[catch 22]

Es wird kein Silizium mehr genutzt.

ah, der Schritt fehlte mir. Danke

 

[EL-Xatrix]

gut dann braucht man jetzt nur noch einmal komplett neue maschinen die die größe von substrat bearbeiten die waren ja eher sonst auf die runden 300mm dinger ausgelegt...

je nach verfahren wird das spanend das im viereck dann homogen zu bearbeiten...ich zumindest binn noch runde vakuumkammern gewohnt (auch für eckige photomasken)
spinncoating, entwickeln oder reinigen in den dimensionen ist sicher auch spannend... sone platte leicht ausermittig mit 2000 umdrehungen abschleudern?
das war mit 200mm wafern schon lustig beim einrichten...bring mal die schaufel ich hab wieder nen eimer sand in der prozesskammer...