PCIe Slots frei wählbar für SLI?

[unreality]

Hallo Leute,

Ich habe mal eine Frage. Am Montag wird mein neues Board hier ankommen. Habe mir ein GA-Z97X-Gaming G1 WIFI-BK gegönnt.

Meine Frage ist nun ob ich meine beiden 780Ti frei auf dem Board platzieren kann. Die Karten sollen natürlich im SLI laufen und möglichst viel Platz zwischen sich haben (zwecks Kühlung). Dass mindestens PCIe 3.0 x8 an Bandbreite vorhanden sein soll ist klar, da ich aber die Möglichkeit habe 2x 3.0x16 zu nutzen oder 1x 3.0x16 und 1x3.0x8 (dafür mehr Platz) halte ich letzteres für optimaler.

Die Mainboard Anleitung empfiehlt allerdings erstere Variante. Anbei mal noch der Aufbau des Boards aus der Anleitung:

Empfohlen wird die Kombination ROT + GRÜN

Ich würde aber gerne ROT + ROT nutzen. Geht das in Ordnung, wenn die Bandbreite stimmt?

Cheers,
unreality

 

[SgtIcetea]

Optimaler wäre auf jeden Fall rot + grün aber wenn du mit dem Leistungsverlust im einstelligen prozentbereich leben kannst sollte das in Ordnung gehen

 

[C4non]

Dem kann ich mich anschließen.

 

[TriXx-SLyce]

Hi,

Zu PCIe 3.0 x8 und 3.0x16 stehen vllt. 3-5 Fps, also machs so wie du möchtest.

http://www.pcgameshardware.de/Mainboard-Hardware-154107/Specials/PCI-Express-x16-gegen-x8-1136576/

 

[unreality]

Danke erstmal!

Eine Frage noch:
Ich habe einen 4770K der ja nur PCIe 3.0 mit 16x Lanes hat. Kann ich durch den PLX Chip auf dem Board überhaupt 2x 16x nutzen oder limitiert der CPU so oder so auf 2x 8x auch wenn ich die beiden 16er Slots nehme?

 

[SgtIcetea]

Das sollte sich dann auf 2 mal x8 aufteilen

 

[unreality]

Das sollte sich dann auf 2 mal x8 aufteilen

Warum existiert so ein Board dann überhaupt? Auf dem Z97 Chipsatz sind die beiden "größten" kompatiblen Prozessoren der 4770K oder 4790K und beide haben nur 16 Lanes zur Verfügung. Das würde doch garkein Sinn machen?

Usually, on motherboards based on the Z87 chipset, only the first two PCI Express x16 slots are controlled by the CPU. The other PCI Express x16 slots are controlled by the chipset, operating at a lower speed (x4 or x1) and only compatible with 2.0 specifications, which offers half of the 3.0 bandwidth. On this motherboard, however, the four slots are controlled by the processor, using a PLX PEX8747 switching chip, thus all slots are PCI Express 3.0.

Das habe ich in einem anderen Artikel über das Board gefunden.

 

[SgtIcetea]

Leute lesen das und denken sich, toll da läuft mein Quad SLI mit 2* x8 und 2* x16 und kaufen das, wahrscheinlich gibts das deswegen^^

 

[unreality]

Naja wahrscheinlich ist so ne Sache

Eine begründete Aussage bzw. Erklärung würde mich interessieren.

Ergänzung (1. Februar 2015)

Also laut diesem Artikel der genau von verbauten PLX 8747 spricht erhöht der Chip tatsächlich die nutzbaren Lanes. Frag mich zwar wie das klappen soll, weil ein "Switch" ja eigentlich nur die 16 Lanes "verteilen" kann und nicht mehr. Aber scheinbar funktioniert es.



Hat hier irgendwer Ahnung?

EDIT: http://www.anandtech.com/show/6170/...x-8747-featuring-gigabyte-asrock-ecs-and-evga

Die Antwort ist "Multiplexing".

So what does the PLX chip do on a motherboard? Our best reasoning is that it acts as a data multiplexer with a buffer that organizes a first in, first out (FIFO) data policy for the connected GPUs. Let us take the simplest case, where the PLX chip is powering two GPUs, both at ‘x16’. The GPUs are both connected to 16 lanes each to the PLX chip.

The PLX chip, in hardware, allows the CPU and memory to access the physical addresses of both GPUs. Data is sent to the first GPU only at the bandwidth of 16 lanes. The PLX chip recognizes this, and diverts all the data to the first GPU. The CPU then sends data from memory to the second GPU, and the PLX changes all the lanes to work with the second GPU.

Now let us take the situation where data is needed to be sent to each GPU asynchronously (or at the same time). The CPU can only send this data to the PLX at the bandwidth of 16 lanes, perhaps either weighted to the master/first GPU, or divided equally (or proportionally how the PLX tells the CPU at the hardware level). The PLX chip will then divert the correct proportion of lanes to each GPU. If one GPU requires less bandwidth, then more lanes are diverted to the other GPU.

This ultimately means that in the two-card scenario, at peak throughput, we are still limited to x8/x8. However, in the situation when only one GPU needs the data, it can assign all 16 lanes to that GPU. If the data is traveling upstream from the GPU to the CPU, the PLX can fill its buffer at full x16 speed from each GPU, and at the same time send as much of the data up to the CPU in a continuous stream at x16, rather than switching between the GPUs which could add latency.

This is advantageous – without a PLX chip, the GPUs have a fixed lane count that is modified only by a simple switch when other cards are added. This means in a normal x8/x8 setup that if data is needed by one GPU, the bandwidth is limited to those eight lanes at maximum.