Powl_0
Commodore
- Registriert
- Sep. 2018
- Beiträge
- 4.214
Kanns doch schon seit Rembrandt.lolololol schrieb:Soso, das ZEN3 DDR5 kann/konnte ist ja nun doch bestätigt
Folge dem Video um zu sehen, wie unsere Website als Web-App auf dem Startbildschirm installiert werden kann.
Anmerkung: Diese Funktion ist in einigen Browsern möglicherweise nicht verfügbar.
Kanns doch schon seit Rembrandt.lolololol schrieb:Soso, das ZEN3 DDR5 kann/konnte ist ja nun doch bestätigt
Ich finde ja dass aus dem Kontext gerissene Zitate manchmal unerwarteten Unterhaltungswert haben XDlolololol schrieb:Man erinnere sich an den Athlon 64 X2 5000+. Da wurde schlicht der cut für DDR5 weggelassen.
Joa, wer kennt das Problem nicht? NAS oder Router und da läuft nicht mal Crysis 1 drauf ^^Northstar2710 schrieb:Wenn man sich Datenblatt und Produktseite anschaut. Da braucht man nicht unbedingt eine Igpu!
Warum nicht, bei 10 Jahren garantierter Verfügbarkeit? Vielleicht gibts ja so langsam mal günstige 10 Gb/s Switches für zuhausejaner77 schrieb:Ich kann mir aber nicht vorstellen, dass die für die Serie tatsächlich ein neues Die aufgelegt haben.
Mag sein, aber so rein subjektiv würde es mich trotzdem sehr wundern und wäre eine absolute Neuentwicklung.Bigeagle schrieb:Dafür ist doch afaik das Chiplet Design gut, I/O Die austauschen ist viel einfacher als Rechenwerk neu machen oder einen monolithischen Chip neu designen.
Im Allgemeinen mag das stimmen, aber die vorgestellten CPU sind genau das: monolithisch.Bigeagle schrieb:Dafür ist doch afaik das Chiplet Design gut, I/O Die austauschen ist viel einfacher als Rechenwerk neu machen oder einen monolithischen Chip neu designen.
Vielleicht erhält Rembrandt bald ein Upgrade auf RDNA3 und AMD will die 'alte GPU' nicht noch am Markt einführen?Tigerfox schrieb:Sicher, dass das nicht nur umgelabelte Rembrandt mit deaktivierter iGPU sind? Die technischen Daten würden passen (Kerne und Cache, halt nicht explizit Zen3+, PCIe-Lanes, DDR5).
Bisher waren alle Ryzen embedded nichts anderes als umgelabelte Mobil-APUs.