Threadripper 2950x als Prozessor für Windows Server

[meisteralex]

Hi zusammen,

wir sind gerade dabei unserer Windows Server aufzustocken.
Auf den Server laufen größtenteils IIS, welche Webanwendungen im Internet bereitstellen.

Bisher haben wir meistens auf XEON Systeme gesetzt. Das aktuelle System, was ersetzt werden soll beinhaltet einen E5-2630 mit 10 Kernen.
Wir liebäugeln nun damit, für die neuen System Commodity-Hardware einzusetzen und das neue System mit eine AMD TR 2950x (16 Kerne) aufzubauen. Bisher sind wir nämlich immer nur bei Server-Prozessoren gelandet, weil diese mindestens 10 Kerne hatten.

Meine Frage ist nun, ob ihr hierbei Probleme seht?

Gruß
Christoph

 

[yxcvb]

Für den professionellen Bereich hat AMD die Epyc-CPUs vorgesehen, nur so als Tipp.

 

[IBISXI]

Threadripper läuft auch rocksolid.

Wenn du auf Multisockel und Octachannel RAM verzichten kannst spricht nichts gegen Threadripper.

ECC Ram könnte zwar auch auf TR laufen, scheint aber für diesen Anwendungsfall ohnehin nicht notwendig zu sein.

 

[MK one]

Kommt im wesentlichen darauf an was dieser Server können muß , bzw welchen Takt die CPU haben soll .
Der 2950 kann ECC RAM nutzen , jedoch muß man da auf UDIMM achten , die normalen Serverriegel mit Reg funktionieren da nicht .
Der 2950 taktet hoch = unter Last ist der Verbrauch recht hoch , der EPYC taktet niedriger - ist dafür effizienter und hat Octachannel , da würde ich jedoch auf den EPYC Rome warten der in 3 Monaten rauskommt .
Da ihr ja offensichtlich bisher mit 2,2 - 2,8 GHz ausgekommen seit und ein Einsatz als Server vorgesehen ist , solltet ihr vielleicht zum EPYC Rome greifen , der hat jede Menge Ausbaureserve
der E5-2630 hat übrigens lt Intel nur 6 Kerne https://ark.intel.com/content/www/d...0-15m-cache-2-30-ghz-7-20-gt-s-intel-qpi.html

Beim Rome ist meiner Meinung nach von 8 bis 64 Kerne alles möglich , das Teil hat 128 PCIe 4.0 Lanes und der Octachannel IMC arbeitet mit Lokal Memory = Keine UMA / NUMA Problematik wie beim Naples Vorgänger
Der Nachfolger EPYC Milan wird auch noch auf den Sockel SP3 passen , eine Upgrade Pfad durch simples CPU Upgrade ist da auf jeden Fall für die nächsten 3 - 4 Jahre gegeben .

 

[Picard87]

Abgesehen von dem üblichen Hinweis, dass ich im Arbeitsbereich niemals etwas IT-mäßiges "selbst" machen würde sowie dem Verweis auf die Epcy-CPUs, kommt es darauf an, was noch gekauft werden soll.
Wollt ihr die Kombi aus CPU+Mainboard+RAM kaufen oder soll bspw. der RAM weiter verwendet werden. Der Sprung von 10 auf 16 Kerne wäre mir (ohne die Details zu kennen) zu gering, da kann es ja sein, dass bald wieder Engpass herrscht.

 

[Makso]

Die Frage ist mal welcher E5-2630 es ist.
Der TR hat 16/32 Kerne/Threads
E5-2630 v4 10/20 Kerne/Threads

Also ein kleiner Unterschied ist schon da. Aber wie schon @MK one schrieb warten auf Rome wenn es die Zeit erlaubt.

 

[Ned Flanders]

Meine Frage ist nun, ob ihr hierbei Probleme seht?

Haben wir auch so laufen. Board mit 10gbe und ECC RAM dazu und das läuft wie geschmiert.

Ohne Werbung machen zu wollen, schau mal bei Coreto vorbei, die bauen dir alles mögliche zusammen. Haben da gute Erfahrungen gemacht.

 

[abcddcba]

der E5-2630 hat übrigens lt Intel nur 6 Kerne

Wieder einer dieser Fälle, wo die Namensschemata bei CPUs alles unnötig kompliziert machen: https://ark.intel.com/content/www/u...-processor-e5-2630-v4-25m-cache-2-20-ghz.html

 

[YforU]

Hi zusammen,

wir sind gerade dabei unserer Windows Server aufzustocken.
Auf den Server laufen größtenteils IIS, welche Webanwendungen im Internet bereitstellen.

Bisher haben wir meistens auf XEON Systeme gesetzt. Das aktuelle System, was ersetzt werden soll beinhaltet einen E5-2630 mit 10 Kernen.
Wir liebäugeln nun damit, für die neuen System Commodity-Hardware einzusetzen und das neue System mit eine AMD TR 2950x (16 Kerne) aufzubauen. Bisher sind wir nämlich immer nur bei Server-Prozessoren gelandet, weil diese mindestens 10 Kerne hatten.

Würde ich die Finger von lassen. Kein IPMI, QC SI, eingeschränkter Speicher Support etc. Bei Eigenbau zumindest:
https://geizhals.de/supermicro-h11ssl-i-bulk-mbd-h11ssl-i-b-a1778622.html?hloc=at&hloc=de
https://geizhals.de/amd-epyc-7401p-ps740pbeafwof-a1759959.html?hloc=at&hloc=de

Achtung: Mindestes 4x identisch große ECC DDR4-2666 Module verbauen (ein Modul pro DC Speichercontroller). Ansonsten 8 Module. Langsamere Module oder Teilbestückung wie 1/2/3/5/6/7 sind nicht zu empfehlen.

Epyc (Naples) besteht immer aus vier einzelnen Chips (in dem Fall je 6C) mit jeweils eigenem Speicher (DC DDR4) und I/O Controller (je 32 PCIe Lanes). Die Kommunikation der Chips auf dem Sockel untereinander hängt direkt an der Speicherfrequenz. Des weiteren sollte der Speicherausbau pro Node (1/4) ausreichend groß dimensioniert werden. Wenn also beispielsweise eine VM mit bis zu 6C 32GB benötigt -> 4x32GB/8x16GB.

 

[nitech]

Würde bei Server auch eher auf Epyc gehen, wenn diese aber 24/7 laufen müssen evt. von einem Systemhaus mit entsprechenden support dass bei einem Ausfall die downtime so kurz wie möglich ist.
mfg

 

[Sithys]

Wir haben den TR2990WX mit 64Gb Ram auf einem MSI X399 Carbon laufen, ohne Probleme. Läuft ein Terminalserver drauf, diverse weitere VMs etc.

 

[MK one]

Wieder einer dieser Fälle, wo die Namensschemata bei CPUs alles unnötig kompliziert machen: https://ark.intel.com/content/www/u...-processor-e5-2630-v4-25m-cache-2-20-ghz.html

manchmal habe ich den Eindruck Intel macht das mit Absicht so , damit keiner mehr so recht durchblickt und die " Kundenbetreuer " einem wer weiß was aufschwatzen können...

@YforU
3 Monate vor EPYC Rome Launch würde ich mich nicht mehr auf die alte Gen beziehen , deine Einwände zu Naples sind mit Rome hinfällig .... , auf den Wegfall von UMA / NUMA hatte ich ja schon hingewiesen ....

Der TE hörte sich nicht so an als wäre das Upgrade brandeilig wegen Systemausfalls , 3 Monate Geduld sollten drin sein bei allen Vorteilen die Rome gegenüber seinem Vorgänger und den Intel Xeon hat

 

[yxcvb]

Schon merkwürdig, viele kümmern sich, geben Hinweise und Tipps, nur der TE meldet sich nicht mehr

 

[YforU]

3 Monate vor EPYC Rome Launch würde ich mich nicht mehr auf die alte Gen beziehen , deine Einwände zu Naples sind mit Rome hinfällig .... , auf den Wegfall von UMA / NUMA hatte ich ja schon hingewiesen ....

Das waren keine Einwände sondern Hinweise zur Konfiguration. Es sind drei Monate bis zum Launch. Mit Blick auf die Anforderungen des TEs (kleinere, preiswerte Variante), der in diesem Segment üblicherweise recht langen Zeitspanne von Vorstellung bis zur regulären Verfügbarkeit im Channel und der noch nicht bekannten Segmentierung des Portfolios (Rome) kann am Ende leicht Oktober-November stehen.

Der Schwerpunkt zur Einführung wird sicherlich nicht auf SKUs kleiner 32C liegen. Es ist eher davon auszugehen das AMD mit Rome vor allen erstmal den Bereich oberhalb von Naples bedient und kleinere Varianten Stück für Stück (Verfügbarkeit) nachgeschoben werden. Also erstmal der Bereich 2000€ aufwärts pro CPU.

 

[MK one]

@YforU
im Gegensatz zu dir denke ich das man gleich eine komplette Produktlinie Lauchen wird , von 8 bis 64 Kernen denn das einzige was man tun muss ist ein Chiplet nach den anderen hinzufügen , natürlich wird man nur diejenigen in großen Maßstab produzieren bei denen man sich den höchsten Absatz verspricht .
Anders als bei Intel sind es ja keine teildeaktivierten LCC / HCC UHCC Varianten sondern nach Bedarf per Baukastensystem zusammengestellte Server CPU s , man muß bei AMD nicht warten bis sich genug teildefekte Chips angesammelt haben damit sich ein 24 Kerner lohnt zb ...

Man braucht keine unterschiedlichen Fertigungsanlagen um Rome mit 8 oder 64 Kernen zusammenzustellen , bei 8 Kernen wird halt nur ein Chiplet + 7 Dummys angebracht .
Engpässe könnte ich mir da vorstellen wo sie bei der Einschätzung der Nachfrage danebenlagen aber mehr auch nicht ....

 

[YforU]

@YforU
im Gegensatz zu dir denke ich das man gleich eine komplette Produktlinie Lauchen wird , von 8 bis 64 Kernen denn das einzige was man tun muss ist ein Chiplet nach den anderen hinzufügen , natürlich wird man nur diejenigen in großen Maßstab produzieren bei denen man sich den höchsten Absatz verspricht .

Technisch ist das richtig. Vom wirtschaftlichen Standpunkt nicht. Jedes Rome MCM hat das gleiche Package mit einem zentralen I/O Chiplet. Je mehr CPU Chiplets auf dem Package sitzen desto höher ist der erzielbare Verkaufspreis und aufgrund dieses Designs praktisch auch die Marge.

Vor allen zur Einführung wird man bei AMD kaum in I/O Chiplets (~410mm²) schwimmen. Macht also Sinn den Fokus vorerst auf größere SKUs zu legen (->Gewinnmaximierung). Gleichzeitig gibt es mit Naples bereits ein Produkt mit bis zu 32C im Channel und auf Lager. Auf diesen CPUs will man weder sitzen bleiben noch drastisch die Preise senken müssen. Es kann bei der Vorstellung durchaus eine komplette Produktlinie geben. Mit Verfügbarkeit ist das aber nicht gleichzusetzen. Sowas läuft praktisch immer gestaffelt. Entry auf SP3 sehe ich daher auch erstmal weiter bei Naples mit teildefekten Zeppelin DIEs.

 

[MK one]

es gehen bereits Chargen mit Rome 64C an die großen Abnehmer raus , das was mitte = 06/07 folgt ist lediglich die offizielle Vorstellung , wie viele 8C Chiplet glaubst du kann man aus einem 7 nm Wafer schneiden bei nur 73 mm2 Größe ? Es kostet AMD kaum bis keine Mühe ein paar 1000 8/16 Kerner zu produzieren zumal ich denke das AMD grade in diesem Segment angreifen wird weil sie bisher nicht genug Takt hatten um im Segment der hochtaktenden Server Prozessoren mit wenig Kernen Intel angreifen zu können .
Zudem bietet der Wegfall der UMA / NUMA Problematik hier zusätzliche Absatzchancen , eben im Bereich kleiner Server für mittelständige Unternehmen ...

Da EPYC Rome vor dem Ryzen 3xxx entwickelt wurde , schätze ich mal das sie schon seit 02/03 in der Massenproduktion sind

Ich glaube nicht das bei GF überhaupt noch Ryzen Dies gefertigt werden , vermutlich wurde da alles schon auf die I/O Die Produktion umgestellt .
Der Absatz an Naples Server CPUs dürfte mittlerweile nahezu 0 sein oder zumindest recht überschaubar da alles auf Rome wartet .

 

[YforU]

Für "light the platform" verheizt man nicht das Tafelsilber wenn dafür Ausschuss (Zeppelin) reicht. Der limitierende Faktor ist das fette I/O Chiplet welches immer voll funktionsfähig sein muss und nicht die kleinen 7nm CPU Chiplets.

 

[MK one]

Für "light the platform" verheizt man nicht das Tafelsilber wenn dafür Ausschuss (Zeppelin) reicht. Der limitierende Faktor ist das fette I/O Chiplet welches immer voll funktionsfähig sein muss und nicht die kleinen 7nm CPU Chiplets.

Der ist nur 280 mm2 groß , meinst du nicht das da die 4 Ryzen Die s a 189 mm2 aufwendiger sind ? immerhin zusammen 756 mm2 und da durfte auch kein Fehler in I/O Bereich sein ....
Für jeden Naples kann GF zwei I/O Dies produzieren , die zudem fehlertoleranter sind , jedenfalls wenn AMD Redundanzen eingebaut hat , wovon ich ausgehe .... , da primär nur Lanes / SOC + IMC , der Cache sitzt ja noch auf den Chiplets
zudem läßt sich das I/O Design auch relativ leicht auf TSMC s 12/16 nm portieren falls die Nachfrage für GF zuviel werden sollte , der komplexeste Teil auf den I/O wird wohl der IMC sein

 

[YforU]

Der ist nur 280 mm2 groß , meinst du nicht das da die 4 Ryzen Die s a 189 mm2 aufwendiger sind ? immerhin zusammen 756 mm2 und da durfte auch kein Fehler in I/O Bereich sein ....
Für jeden Naples kann GF zwei I/O Dies produzieren , die zudem fehlertoleranter sind , jedenfalls wenn AMD Redundanzen eingebaut hat , wovon ich ausgehe .... , da primär nur Lanes / SOC + IMC , der Cache sitzt ja noch auf den Chiplets

Das I/O Chiplet ist größer als 400mm². Sieht man schon daran das es mehr Fläche hat als vier CPU Chiplets. Der I/O Block von Zeppelin beträgt gegenüber dem I/O Chiplet nur 1/4 der Fläche. Die Wahrscheinlichkeit eines kritischen Defektes in diesem Bereich des Chips ist damit sehr viel geringer.

Ein I/O Chiplet dürfte ein Stück teurer sein als zwei Zeppelin. Pro 7nm CPU Chiplet zahlt AMD mit hoher Wahrscheinlichkeit mehr an TSMC als pro Zeppelin an GF. Da die kleineren Eypc mit teildefekten und qualitativ schlechteren DIEs auskommen sind die in jedem Fall billiger. Hinzu kommt das man Zeppelin in Massen verfügbar haben sollte.

zudem läßt sich das I/O Design auch relativ leicht auf TSMC s 12/16 nm portieren falls die Nachfrage für GF zuviel werden sollte , der komplexeste Teil auf den I/O wird wohl der IMC sein

Wenn dann Samsung da der Prozess praktisch identisch zu GF ist.