Ist zwar nicht der perfekte Forumsbereich dafür, aber trotzdem noch der, in den es am ehesten passt.
Also: Wie werden Daten zwischen zwei unterschiedlich schnell taktenden Komponenten ausgetauscht? Als Beispiel könnte man FSB und CPU oder FSB und RAM nehmen.
Vom niedrigen zum hohen Takt ist ja nicht das große Problem, wird eben in die Speicherzellen geschrieben und es darf erst dann drauf zugegriffen werden, wenn der entsprechende Schreibvorgang fertig ist. Aber wie sieht das vom hohen zum niedrigen Takt aus? Da würden dann zwangshaft mehr Daten ankommen als verarbeitet werden könnten und außerdem sind die Teiler meistens absolut ungerade, wodurch dann auf der einen Seite beispielsweise ein ganzes Byte ankommen würde, während die andere Seite in der Zwischenzeit nur 2 Bit verarbeiten könnte.
Danke für eure Antworten
Also: Wie werden Daten zwischen zwei unterschiedlich schnell taktenden Komponenten ausgetauscht? Als Beispiel könnte man FSB und CPU oder FSB und RAM nehmen.
Vom niedrigen zum hohen Takt ist ja nicht das große Problem, wird eben in die Speicherzellen geschrieben und es darf erst dann drauf zugegriffen werden, wenn der entsprechende Schreibvorgang fertig ist. Aber wie sieht das vom hohen zum niedrigen Takt aus? Da würden dann zwangshaft mehr Daten ankommen als verarbeitet werden könnten und außerdem sind die Teiler meistens absolut ungerade, wodurch dann auf der einen Seite beispielsweise ein ganzes Byte ankommen würde, während die andere Seite in der Zwischenzeit nur 2 Bit verarbeiten könnte.
Danke für eure Antworten
