X79 nativer PCI-Support?

[druckluft]

Vorab: Ich möchte hiermit keine Diskussion über Sinn und Unsinn alter Standards entfachen - mich interessieren nur die technischen Fakten.


Ich bin gerade dabei mir einen neuen Audiorechner mit einem i7 4930K und einem X79 Mainboard zusammenzustellen. Mein bisheriges Audiointerface ist eine RME HDSP PCI-Steckkarte mit Digiface. Natürlich besteht die Möglichkeit nur die PCI-Karte gegen eine PCIe-Karte zu tauschen und das Audiointerface weiterzuverwenden - was allerdings ca. 300€ Mehrkosten verursachen würde.

Bisher bin ich davon ausgegangen, dass (falls überhaupt noch vorhanden) PCI-Steckplätze auf Mainboards mit aktuellen Intel-Chipsätzen mittels Bridges (ITE/Nuvoton) angebunden werden. Das wäre für die mit der RME-Karte erzielbare Performance bzw. Audiolatenz allerdings keine optimale Voraussetzung. Es wird allgemein davon abgeraten diese Karten in gebridgten PCI-Slots zu verwenden.

Bei der Suche nach einem passenden Mainboard bin ich mehrfach auf Diskussionen gestossen, in denen behauptet wird dass im X79 nach wie vor eine native PCI-Schnittstelle vorhanden ist. Dies wird anscheinend auch im Intel X79 Express Chipset Datasheet bestätigt. Andererseits ist im Blockdiagramm zum X79 Chipsatz kein nativer PCI-Support erwähnt.
Ich kann auch beispielsweise auf dem Asus P9X79 (das immerhin einen PCI-Steckplatz bietet) keinen Bridge-Chip erkennen.
Dieses Board käme für mich prinzipiell in Frage. Kann mir jemand erklären wie das auf diesem Board gelöst ist bzw. ob der PCI-Support tatsächlich direkt über den X79 Chipsatz gelöst ist?


Danke & Grüsse

 

[Groovtama]

Der x79 hat einen PCI Legacy Modus, im Datasheet 5.2.

 

[phm666]

Auf der Produktseite von Intel (http://www.intel.de/content/www/de/de/chipsets/performance-chipsets/x79-express-chipset.html) ist im Schema des Chipsatzes und auch im Text keine Erwähnung eines nativen PCI-Buses. Wird also auf jeden Fall mit einer Bridge gelöst sein.
Alledings muss man auch beachten, dass die Latenzen auf einem PCI-Bus generell höher sind, als bei PCI-Express, da dies ein Punkt-zu-Punkt-Kanal ist. Es ist durchaus möglich, dass die Latenzen ungefähr so hoch sind, wie bei einem nativen Bus.
Leider habe ich dazu keine pratischen Erfahrungen. Vielleicht kannst du irgendwo ausprobieren, ob es funktioniert. Der Chipsatz ist da eigentlich irrelevant (wenn möglich aber von Intel), da jeder aktuelle Chipsatz keinen PCI-Bus mehr hat.

 

[druckluft]

Auf der Produktseite von Intel (http://www.intel.de/content/www/de/de/chipsets/performance-chipsets/x79-express-chipset.html) ist im Schema des Chipsatzes und auch im Text keine Erwähnung eines nativen PCI-Buses. Wird also auf jeden Fall mit einer Bridge gelöst sein.

Hast du das von mir verlinkte Intel-Dokument zum X79 Chipsatz gelesen? Dort steht unter 5.1 folgendes:

5.1 PCI-to-PCI Bridge (D30:F0)

The PCI-to-PCI bridge resides in PCI Device 30, Function 0 on bus #0. This portion of
the PCH implements the buffering and control logic between PCI and Direct Media
Interface (DMI). The arbitration for the PCI bus is handled by this PCI device. The PCI
decoder in this device must decode the ranges for the DMI. All register contents are
lost when core well power is removed.
DMI is the chip-to-chip connection between the Processor and PCH. This high-speed
interface integrates advanced priority-based servicing allowing for concurrent traffic
and true isochronous transfer capabilities. Base functionality is completely software
transparent permitting current and legacy software to operate normally. New for PCH
the DMI interface operates at 5.0 GT/s.
To provide for true isochronous transfers and configurable Quality of Service (QoS)
transactions, the PCH supports two virtual channels on DMI — VC0 and VC1. These two
channels provide a fixed arbitration scheme where VC1 is always the highest priority.
VC0 is the default conduit of traffic for DMI and is always enabled. VC1 must be
specifically enabled and configured at both ends of the DMI link (that is, the PCH and
processor).
Configuration registers for DMI, virtual channel support, and DMI active state power
management (ASPM) are in the RCRB space in the Chipset Config Registers
(Chapter 10.1).
DMI is also capable of operating in the AC terminated mode for HEDTs. A hardware
strap is used to configure DMI in AC terminated mode, see Section 2.26 for details.

5.1.1 PCI Bus Interface

The PCH PCI interface supports PCI Local Bus Specification, Revision 2.3, at 33 MHz.
The PCH integrates a PCI arbiter that supports up to four external PCI bus masters in
addition to the internal PCH requests.
See Section 5.2 for alternative methods for supporting PCI devices.

Das übersetze ich so, dass nach wie vor ein nativer PCI-Bus vorhanden ist der direkt ans DMI angebunden ist und nicht den Umweg über PCIe und eine PCIe-PCI-Bridge geht. Unter 5.2 wird (wie von Groovtama angesprochen), die Möglichkeit beschrieben zusätzliche PCI-Schnittstellen über Bridges anzubinden.

Im Abschnitt 6 des verlinkten Dokuments wird das Ballout des PCH (also alle elektrischen Anschlüsse) beschrieben. Anscheinend sind alle Signale für einen PCI-Bus vorhanden.


Nachdem was in dem Dokument steht, wäre ein richtiger, ungebridgter PCI-Bus im X79 Chipsatz vorhanden, selbst wenn das nicht mehr in den Blockdiagrammen kommuniziert wird. Oder sehe ich das falsch?