Höchste Speicherkapazität: BiCS8 QLC 3D-NAND mit 256 GB passt locker auf einen Zeigefinger
Western Digital und Kioxia wollen mit der neuen Generation 3D-NAND alias BiCS8 neue Maßstäbe für QLC-NAND-Flash setzen. Gezeigt wurde der winzige Die, der satte 2 Tbit oder umgerechnet 256 GByte Daten fasst – ein neuer Rekord in der Branche.
Schon zuvor hatten die beiden Flash-Partner den Höchstwert bei der Speicherkapazität pro Die geboten, der in der Generation BiCS4 1,33 Tbit erreichte. Andere Hersteller liefern bisher sowohl mit TLC- als auch mit QLC-NAND maximal 1 Tbit oder umgerechnet 128 GByte pro Die.
Und so wirbt Western Digital im Rahmen einer „The New Era of NAND“ betitelten Präsentation mit dem „World's Highest Capacity Memory Die“. Die exakte Größe respektive Fläche wurde nicht verraten, doch passt dieser locker auf einen Zeigefinger. Bei der Flächendichte in Gbit/mm² will man die Konkurrenz deutlich überbieten, doch sind die in Grafiken gezogenen Vergleiche ohne nähere Hintergrundinformationen praktisch unbrauchbar.
So bleibt abzuwarten, ob der BiCS8 QLC bei der Flächendichte mit Samsungs kommenden V-NAND V9 QLC mithalten kann, der zwar nur halb soviel Speicherkapazität besitzt, aber dabei so klein ausfällt, dass er mit 28,5 Gbit/mm² einfach alles bisherige in den Schatten stellt.
Da Western Digital an anderer Stelle von einer um etwas mehr als 50 Prozent gesteigerten Bitdichte spricht, dürfte das nicht ganz reichen, um Samsung in diesem Punkt das Wasser zu reichen. Denn 15,1 Gbit/mm² beim Vorgänger BiCS6 QLC würden bei 50 Prozent Plus eben „nur“ rund 22,7 Gbit/mm² bedeuten.
Mehr Leistung, Haltbarkeit und Effizienz
Nicht nur bei Kapazität und Bitdichte soll der neue QLC-Speicher zulegen und so wird sowohl bei der Leselatenz als auch beim Schreibdurchsatz mehr Leistung versprochen. Parallel sollen Haltbarkeit und Energieeffizienz (beim Schreiben) ebenfalls zulegen.
Schon beim BiCS6 QLC waren große Fortschritte erzielt worden.
BiCS8 setzt auf CBA mit zwei Wafern
CMOS directly Bonded to Array, kurz CBA, heißt die neue Technik, die Kioxia und Western Digital bei BiCS8 verwenden. Dabei werden die Ebenen mit den Speicherzellen auf einem Wafer und die Ebenen mit den Logikschaltkreisen auf einem anderen Wafer gefertigt und erst anschließend mittels Waferbonden zu einem Speicherchip vereint. Ein ähnliches Prinzip verwendete schon vorher der chinesische Newcomer YMTC.