Für CPUs, GPUs und AI: TSMC baut Packaging massiv aus, aber auch das reicht nicht

Zum neuen Jahr blickt die Halbleiterindustrie nicht nur auf neueste Lithografie-Technologien, sondern auch auf das zum Teil wichtigere Packaging. 2025 will TSMC seine bisherige Kapazität für CoWoS als bekannteste Lösung verdoppeln, aber auch das wird nicht ausreichen, um die Nachfrage zu decken. 2026 soll noch mehr folgen.

Beim Packaging hat TSMC erstmals zugekauft

Bei der zügigen Bereitstellung von zusätzlichen Kapazitäten für Advanced Packaging ging TSMC im vergangenen Jahr erstmals einen etwas anderen Weg als üblich. Normalerweise bauen die Taiwaner alles von Grund auf neu und selbst und haben Technologie und Prozess damit in eigener Hand. Mitte 2024 übernahm der Konzern aus Taiwan dann allerdings eine nicht mehr benötigte Halbleiterfabrik von Innolux, die nun ein Teil des Packaging-Komplexes wird.

Auch beim Packaging sind die technologischen Anforderungen hoch, aber eben nicht so hoch wie in einem State-of-the-Art-Chip-Werk für die N2-Fertigung oder gar darüber hinaus. Deshalb schlug TSMC hier zu.

Advanced Packaging: der neue Flaschenhals

Denn die Nachfrage nach Packaging-Kapazität ist ungebrochen hoch. Bereits Mitte des letzten Jahres erklärte TSMC, dass auch 2025 die Nachfrage nicht bedient werden kann, man hoffe aber, dass die Trendwende 2026 kommt. Solche Pläne hatte es aber auch schon in den Jahren zuvor gegeben, nun wird das Ziel stets um ein weiteres Jahr nach hinten verschoben.

Denn Packaging braucht heutzutage fast jeder Chip. Klassisches Packaging wie einen Chip auf ein Substrat zu setzen, können noch viele Firmen, doch 2,5D (mehrere Chips ins einer Ebene) oder 3,5D (gestapelte Chips), wie es im Marketing dann heißt, lässt die Anbieter auf nicht einmal eine Handvoll zusammenschrumpfen. Die bekannteste Lösung von TSMC ist CoWoS, das steht für Chips on Wafer on Substrate.

Wie die Economic Daily News aus Taiwan berichtet, könnte bereits ab der Mitte dieses Jahres durch die diversen Ausbaumaßnahmen bei TSMC die Packaging-Kapazität auf 75.000 Wafer pro Monat steigen. Damit würde der zu erwartende Ausstoß sogar leicht vor dem Zeitplan liegen. Der größte Abnehmer wird weiterhin Nvidia sein, auf geschätzte 63 Prozent der CoWoS-Abnahmen soll das Unternehmen mit den HPC-Beschleunigern kommen. Auf dem zweiten Rang folgt mit deutlichem Abstand von 13 Prozent Broadcom, dann mit jeweils acht Prozent AMD und Marvell.