News AMD Genoa: Aus Siena wird AMD Epyc 8004, Genoa-X gesichtet

[Volker]

Die Low-Cost-Server-Plattform von AMD nimmt Gestalt an: Siena wird die neue Serie AMD Epyc 8004 bilden und sich damit unter der bisherigen Server-Familie 9004, die heute erst Verstärkung durch neue Embedded-Lösungen erhalten hat, ansiedeln.

Zur News: AMD Genoa: Aus Siena wird AMD Epyc 8004, Genoa-X gesichtet

 

[bensen]

Dennoch soll Siena nicht so etwas wie Intels Xeon D sein, sondern auf vollwertige Zen-4-Kerne vertrauen,

Seit wann hat Xeon -D keine vollwertigen Kerne?

 

[Kokuswolf]

Kann man die als Epyc 7003 Nachfolger sehen? D.h. statt 7004 nun 8004 und 9004? ... Wäre ein Traum wenn die, wie der 7003 bei Hetzner verfügbar werden würden.

 

[Skaro]

statt 7004 nun 8004 und 9004

Die letzte Nummer bei Epyc sagt immer die Gen aus. Also nach 7004 kommt 7005 und danach 7006.

 

[stefan92x]

Kann man die als Epyc 7003 Nachfolger sehen?

Ja so ist es, wobei es jetzt halt zwei Sockel gibt und entsprechend danndie kleinen als 8004 und die großen als 9004 verkauft werden.

Im Prinzip gilt 7xxx war Sockel SP4, 8xxx wird Sockel SP6 und 9xxx ist Sockel SP5 (größer als SP6, daher hier die höheren Modellnummern)

 

[CDLABSRadonP...]

Ist eigentlich bekannt welche Maße das IODie von Siena hat, wie viel AMD dadurch also eigentlich gegenüber Genoa spart?

 

[peru3232]

@CDLABSRadonP...
Denke, dass ist mit Sicherheit der irrelevanteste Kostenfaktor, bin nicht mal sicher, ob sie dafür extra einen eigenen IOD auflegen. Die größere Einsparung auf CPU Seite, ist da noch die Packagegröße...
Wirklich Kostenrelevant ist einmal der Sockel und natürlich vor allem das Mainboard selbst. Heisst ja nicht umsonst: "Low-Cost-Server-Plattform" und nicht "Low-Cost-CPU"

 

[stefan92x]

@CDLABSRadonP...
Denke, dass ist mit Sicherheit der irrelevanteste Kostenfaktor, bin nicht mal sicher, ob sie dafür extra einen eigenen IOD auflegen.

Angesichts der technischen Daten der beiden Plattformen halte ich es für eine plausible Vermutung, dass Siena einfach einen halben IOD von Genoa bekommt. So stark wie die Plattform beschnitten ist, und angesichts der Tatsache, dass Siena die Mainstream-Plattform wird, wäre es eine nicht lohnende Materialverschwendung, keinen eigenen IOD zu produzieren.

 

[CDLABSRadonP...]

Denke, dass ist mit Sicherheit der irrelevanteste Kostenfaktor, bin nicht mal sicher, ob sie dafür extra einen eigenen IOD auflegen. Die größere Einsparung auf CPU Seite, ist da noch die Packagegröße...
Wirklich Kostenrelevant ist einmal der Sockel und natürlich vor allem das Mainboard selbst. Heisst ja nicht umsonst: "Low-Cost-Server-Plattform" und nicht "Low-Cost-CPU"

Sie brauchen doch aber ein kleineres IO-DIE, um den Sockel überhaupt signifikant zu schrumpfen...

Edit: Nein, das IO-DIE ist sogar leicht kleiner als das von Rome und Milan. Und der Sockel SP5 hat die Maße vom SP3-Sockel für Rome und Milan. Ich habe mich getäuscht.

 

[Volker]

Artikel-Update: Via Twitter wurden erstmals weitere Spezifikationen der Siena-Lösungen im Sockel SP6 preisgegeben. Das Modell mit einer TDP-Einstufung von 155 Watt bis 225 Watt taktet mit maximal 3,15 GHz. Die zugrunde liegenden technischen Details wie L1- und L2-Cache sind identisch wie bei Genoa, sie richten sich in dem Dokument anhand der 64 Kerne aus: 2 MByte L1-Cache auf 64 Kerne entspricht den typischen 32 KB pro Kern usw. Eine Besonderheit gibt es jedoch beim L3-Cache: Er entspricht nur 16 MByte pro 8-Kern-CCD, statt derer 32 MByte von klassischen Genoa-CPUs für jeweils acht Kerne. DDR5-4800 ist als Standard-Speichertakt hingegen wiederum gesetzt.

[Bilder: Zum Betrachten bitte den Artikel aufrufen.]​

Parallel dazu gibt es auch eine Folie zu Genoa-X, also jener kommenden Version der Epyc 9004 mit 3D-V-Cache. Dort bleibt es ebenfalls beim bekannten Schema: auf die regulären Genoa-Prozessoren wird ein zusätzlicher L3-Cache gepflanzt, der so bei den Modellen auf 1.152 MByte anwächst. Die TDP-Spezifikationen der bis zu 3,7 GHz schnellen Samples bleiben im gleichen Rahmen wie bisher, das gilt auch für die anderen Parameter wie maximal 96 Kerne, wie die beiden Samples, aber auch DDR5-4800-Unterstützung. Die Modelle verbleiben natürlich im Sockel SP5, sind auch für den Dual-Sockel-Betrieb geeignet.

[Bilder: Zum Betrachten bitte den Artikel aufrufen.]​

 

[mae]

Angesichts der technischen Daten der beiden Plattformen halte ich es für eine plausible Vermutung, dass Siena einfach einen halben IOD von Genoa bekommt. So stark wie die Plattform beschnitten ist, und angesichts der Tatsache, dass Siena die Mainstream-Plattform wird, wäre es eine nicht lohnende Materialverschwendung, keinen eigenen IOD zu produzieren.

Je nach Stueckzahl waere das aber Geldverschwendung. Ein Maskenset kostet >10M$, da muessen sie eine Menge von den kleineren IO-Dies machen, bis sich diese Investition ueber geringere Stueckkosten amortisiert hat.

 

[wern001]

Ob die daraus auch eine Threadripper Version machen?

 

[gustlegga]

@wern001 Kommen soll TR auf Zen4 Basis jedenfalls.
https://www.computerbase.de/2022-11/amd-ryzen-threadripper-pro-7000-zen-4/

 

[CDLABSRadonP...]

Die Engineering Samples basieren allerdings auf Genoa und nicht auf Siena. (96C geht mit Siena ja nicht)

 

[HOT]

Nanu? Rev.A1? Ist das Ding schon Zen4c? Würde auch zum verkleinerten L3$ passen.

Die Epycs sind B1 und die Desktop B2 (ich nehme an, für die hohen Taktraten hat man noch einen 2. Metalspin gebraucht).

 

[Philste]

Am L3 sieht man schon, dass Siena wie Bergamo auf ZEN 4C setzt. Da hatte MLID sogar noch mal was richtiges geleakt

 

[bensen]

Sie brauchen doch aber ein kleineres IO-DIE, um den Sockel überhaupt signifikant zu schrumpfen...

Nein, brauchen sie nicht. SP6 ist genau so groß wie SP3. Genoa IO-Die ist nicht größer als von Milan durch den Shrink. Dazu nur 4 statt 8 CCD.
Ich frage mich warum AMD den so groß gewählt hat und wofür die ganzen Pins da sind. Es sind nur 96 anstatt 128 PCIe lanes und nur 6 anstatt 8 Channel. Power kann es nicht sein, da hatte Milan schon genug.

Und warum nur 4 CCD? 6 DDR5 Channel haben mehr Durchsatz als 8x DDR4. Da hätte man auch noch locker sechs angehen können. Irgendwie ist das nicht ganz stimmig. Wert weiß was da an Details noch fehlt.

 

[CDLABSRadonP...]

Nein, brauchen sie nicht. SP6 ist genau so groß wie SP3. Genoa IO-Die ist nicht größer als von Milan durch den Shrink.

Du hast vollkommen recht. Der Sockel hat die gleichen Maße, das IO-Die ist sogar leicht kleiner.

Dazu nur 4 statt 8 CCD.
Ich frage mich warum AMD den so groß gewählt hat und wofür die ganzen Pins da sind. Es sind nur 96 anstatt 128 PCIe lanes und nur 6 anstatt 8 Channel. Power kann es nicht sein, da hatte Milan schon genug.

Ja, das ist sehr merkwürdig.

 

[user2357]

Wie kommt ihr auf nur 4 CCD, wenn pro Sockel 64 Kerne der Maximalausbau sind, oder ist das bezogen auf 2 Sockel?

 

[CDLABSRadonP...]

https://www.computerbase.de/2022-05/amd-epyc-sockel-sp6-fuer-effiziente-zen-4-und-zen-5-cpus/
Dort wurde von 32 Kernen als Maximalausbau für SP5 und auch von keinem 2P-Support gesprochen.

Aber ja, das ist anscheinend nicht mehr aktuell; also doch 8CCDs. (was auch mehr Sinn ergibt)

Edit: Oder nochmal ganz klar gesagt: @bensen und ich haben wohl alte Informationen im Gedächtnis mit den neuen Infos verknüpft und dabei kam eben etwas Unsinn raus.