AMDs Weg zu 45nm Transistorstrukturen

Auf dem IEEE International Electron Devices Meeting 2003 (IEDM) in Washington gab AMD weitere Details seiner Silicon-on-Insulator-Transistorentwicklung der nächsten Generation bekannt. Zudem lieferte das Unternehmen neue Informationen über den erfolgreichen Einsatz seiner SOI-Technologien in aktuellen CPUs.

AMDs neue Transistorentwicklung soll viele der anspruchsvollsten Herausforderungen überwinden, denen die Halbleiterbranche bei 45-nm-Technologiegenerationen (oder 45-nm-“Node“) gegenüber steht. Bei der Verkleinerung der Transistorgeometrien entstehen bei jeder neuen Technologiegeneration zusätzliche Herausforderungen. Dabei ist die Reduzierung des Leckstromes im ausgeschalteten Zustand des Transistors nur ein Problem von vielen. Ebenso wichtig ist die Maximierung des Stromflusses im eingeschalteten Zustand des Transistors. Der Branchen-Fahrplan für die Strukturverkleinerung (International Technology Roadmap for Semiconductors) prognostiziert, dass die effektiven Gate-Längen von Transistor-Gates, die primären, für das Ein- und Ausschalten des Stromes zuständigen Bestandteile eines Transistors, bis auf 20 nm verkleinert werden müssen, um die gewünschten Leistungsvorgaben bei der 45-nm-Generation zu erfüllen. Die kleinsten Gate-Längen von AMDs leistungsfähigsten Mikroprozessoren betragen derzeit etwa 50 nm.

Die ehrgeizige Verkleinerung der Transistor-Gates ist entscheidend, um ständig höhere Transistorleistungen zu erzielen. Dieser Trend wird auch in Zukunft anhalten.

Um die aktuelle Innovationsgeschwindigkeit beibehalten zu können ist es unbedingt erforderlich, dass führende Hersteller innovative Transistorstrukturen implementieren.

Während heutige Transistoren lediglich mit einem Gate ausgestattet sind, nutzt AMDs neue Transistorentwicklung drei Gates. Darüber hinaus beinhaltet das neue Transistordesign mehrere Innovationen, die eine kontinuierliche Skalierung der Transistor-Gates bis auf 20 nm und darunter ermöglichen. Zugleich arbeitet die neue Transistorentwicklung mit höheren Frequenzen als bisherige Transistoren sowie mit niedrigeren Leckströmen. Ferner kommt AMDs neuer Transistor ohne so genannte “High-k“ Gate Dielektrika aus. Bei diesen konnten negative Einflüsse auf die Transistorleistung nachgewiesen werden.

AMDs neue Multi-Gate-Transistorentwicklung beinhaltet folgende Technologien:

• Fully Depleted SOI (FDSOI): Die SOI-Technologie (Silicon-On-Insulator) der nächsten Generation, die Leistungssteigerungen und Energieeinsparungen bei heutigen SOIs ermöglicht.
  
  
• Metal Gates: Gates, die statt aus dem heute verwendeten Polysilizium aus Nickel-Silizid bestehen und den Stromfluss verbessern sowie unerwünschte Leckströme reduzieren.
  
  
• Locally Strained Channel: Ein revolutionärer Weg zur Anordnung fortschrittlicher Materialien in einer Form, die auf natürliche Weise die Atome innerhalb des elektrischen Pfads des Transistors “zieht“ und Ströme besser fließen lässt.

AMDs SOI-Forschung der nächsten Generation baut auf den aktuellen Erfolgen auf, die das Unternehmen beim Einsatz der SOI-Technologie in AMDs Dresdner Fab 30 in der Serienproduktion erzielt hat. Diese Erfolge hat AMD ebenfalls auf der IEDM vorgestellt. Darüber hinaus wurden detaillierte Informationen über SOI-Technologien herausgegeben, die die Leistung von AMD64-Prozessoren verbessern und den Energiebedarf reduzieren.

Wer sich ein wenig mehr über diese ominöse SOI-Technologie informieren möchte, kann einen kleinen Blick in unseren Athlon 64/FX-51 Artikel werfen. Dort gehen wir explizit auf dieses Thema ein.