Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
NewsAMD Aldebaran: Profi-Grafikkarten bekommen zwei GPU-Dies und 224 CUs
Die neue AMD-Profi-Grafikkarte mit zwei GPUs auf einem Package nimmt in Form von Aldebaran Gestalt an. 224 CUs werden aktuell vermutet, womit AMD bei den neuen Beschleunigern der Instinct-Familie nicht den Maximalausbau nutzen, sondern vermutlich aufgrund der Ausbeute eine Nummer kleiner einsteigen würde.
Wurde ja schon länger gemunkelt das AMD an Multi-Chip Packages für GPUs dran ist... Nutzt man hier eventuell die gleiche Technik wie beim SRAM für Zen3? Hauptvorteil dürfte sein, das erstens die einzelnen Chips kleiner werden und zweitens man ziemlich einfach skalieren kann. Vier, zwei oder ein Chip und Schwupp hat man Midrange bis Highend abgedeckt.
Schon interessant zu sehen, das AMD auch hier nicht Ankündigung über Ankündigung macht sondern einfach liefert (looking at you, Intel!).
Bin mal gespannt wo das hingeht, ob mehrere GPU "Kerne" in einem Chip eventuell doch noch vermehrt kommen werden in Zukunft.
Nvidia geht ja eher den Weg mehrere Karten zu nehmen oder einfach mehrere GPU Chips auf eine Platine zu kleben, siehe mit der M10 oder A16 Karte.
Kenne mich aber nicht genug aus ob es Vorteile hat die Kerne näher zusammen zubringen, bei Nvidia sollen die ja alle separat mit eigenem Speicher arbeiten, da hätte das eigentlich wenig Vorteile.
Die Bezeichnungen "Primary Die" und "Secondary Die" passen zu den Patenten, über die hier zuletzt berichtet wurde. Bin mal gespannt, ob es mehr als 2 Dies geben wird. Aber wenn die Dies zu groß sind, lohnen sich vielleicht nicht mehr als 2.
Bei "Aldebaran" musste ich sofort an Dr. Axel Stoll denken.
YouTube
An dieser Stelle steht ein externer Inhalt von YouTube, der den Forumbeitrag ergänzt. Er kann mit einem Klick geladen und auch wieder ausgeblendet werden.
Bin sehr gespannt auf die genaue Technik dahinter. Wie die beiden Chips kommunizieren, ob es Flaschenhälse gibt, wie die Leistungsaufnahme sein wird.
Hoffentlich kann AMD endlich mal einen Stich gegen NVs Top Ampere (oder auch zukünftige Karten) machen.
Interessant wird es dann bei den Gaming Karten a la RDNA3. Wie es hier zur genauen Bildausgabe der Frames kommt und wo es evtl Probleme geben könnte.
Aber mit dem Chiplet Ansatz bei ZEN sieht man ja, wie effektiv und flott man mehrere Chiplets zusammenkleben kann. Grad bei ZEN3 wurde dieser Ansatz mit dem gemeinsamen Cache ja wirklich super umgesetzt und zeigt was machbar ist. Daraus hat AMD sehr viel gelernt und wird das konsequent weiterentwickelt sicher mit CDNA2 und RDNA3 nutzen.
Gestapelte Dies und Through-Silicon Vias sind ungünstig für die Stromversorgung und Kühlung von leistungsstarken Chips, deswegen kommt das eigentlich nur für Speicher und sowas in Frage. Sieht man z.B. auch bei HBM: der muss auf deutlich niedrigere Temperaturen gekühlt werden, damit die untersten Chips im Stapel nicht überhitzen.
Ich glaube, Ian Cutress von Anandtech hat dazu letztens ein Video auf seinem YT-Kanal gemacht (Tech Tech Potato)
Bei "Aldebaran" musste ich sofort an Dr. Axel Stoll denken.
YouTube
An dieser Stelle steht ein externer Inhalt von YouTube, der den Forumbeitrag ergänzt. Er kann mit einem Klick geladen und auch wieder ausgeblendet werden.
Gestapelte Dies und Through-Silicon Vias sind ungünstig für die Stromversorgung und Kühlung von leistungsstarken Chips, deswegen kommt das eigentlich nur für Speicher und sowas in Frage. Sieht man z.B. auch bei HBM: der muss auf deutlich niedrigere Temperaturen gekühlt werden, damit die untersten Chips im Stapel nicht überhitzen.
Ich meinte damit, das AMD nicht die einzelnen GPU Dies stapelt, sondern die Gpu Dies nebeneinander auf einen Siliziumträger mit Through Silicon Vias packt. Quasi das was Intel mit dem dollen 48 Chiplet Chip (oder wie das Dings hiess) gezeigt hat. Stapeln von Chiplets ergibt wie du sagst wegen Abwärme und Stromversorgung nicht viel Sinn
@fox40phil
Denke ich auch nicht. Wir sind ja derzeit mit RDNA2 bei 80CU, da wäre eins dieser Chiplets (128CU) schon ein deutlicher Fortschritt und 256CU komplett übertrieben. Man muss die CUs schließlich auch ausgelastet bekommen... Selbst Nvidias GA100 ist mit 128CU schon >800mm² groß - das tut sich für Gaming keiner an.
Anscheinend ist der MI100 ordentliche 750 mm² groß. In N5 wären das vermutlich immer noch 450 mm² (ca. 1,8x Shrink). Mehr als zwei Dies für die MI200 halte ich deshalb für ausgeschlossen.
Ich meinte damit, das AMD nicht die einzelnen GPU Dies stapelt, sondern die Gpu Dies nebeneinander auf einen Siliziumträger mit Through Silicon Vias packt.
Wenn, dann wäre das für AMD und TSMC in relativ ferner Zukunft. An den Siliziumträgern arbeitet Intel schließlich schon seit vielen Jahren.
edit: Also wenn AMD oder TSMC ihre eigene Lösung so weit entwickelt hätte, dass es langsam Marktreif wird, hätten wir aus einschlägigen Quellen sicherlich Gerüchte und Leaks gehört.
Wurde ja schon länger gemunkelt das AMD an Multi-Chip Packages für GPUs dran ist... Nutzt man hier eventuell die gleiche Technik wie beim SRAM für Zen3? Hauptvorteil dürfte sein, das erstens die einzelnen Chips kleiner werden und zweitens man ziemlich einfach skalieren kann. Vier, zwei oder ein Chip und Schwupp hat man Midrange bis Highend abgedeckt.
Schon interessant zu sehen, das AMD auch hier nicht Ankündigung über Ankündigung macht sondern einfach liefert (looking at you, Intel!).
Am Anfang werden es den Gerüchten nach und der Machbarkeit halber vermutlich nur 2 chiplets + I/O sein. Also wird man mehrere Designs benötigen. Auch schon wegen Mobile wo man vermutlich noch auf einen Monolithen setzt.
Mit RDNA4 / Zen5 und später gehe ich aber davon aus dass man GPUs und evtl. auch APUs aus einem oder zwei unterschiedlichen Chiplets zusammen setzten kann / wird. Ab MeteorLake / LunarLake sowie DG3 gehe ich auch bei Intel davon aus. Und Nvidia sollte mit Hopper zumindest im professionellen Bereich ab 2022/23 vermutlich gleichziehen.
Ergänzung ()
lnnz schrieb:
Wenn, dann wäre das für AMD und TSMC in relativ ferner Zukunft. An den Siliziumträgern arbeitet Intel schließlich schon seit vielen Jahren.
edit: Also wenn AMD oder TSMC ihre eigene Lösung so weit entwickelt hätte, dass es langsam Marktreif wird, hätten wir aus einschlägigen Quellen sicherlich Gerüchte und Leaks gehört.
Intel, Samsung, TSMC - Alle arbeiten an 3D Packaging da das neben und noch mehr als GAA die Zukunft ist und die aktuellen Limits der Fertigung sprengt.
Ergänzung ()
Tzk schrieb:
@fox40phil
Denke ich auch nicht. Wir sind ja derzeit mit RDNA2 bei 80CU, da wäre eins dieser Chiplets (128CU) schon ein deutlicher Fortschritt und 256CU komplett übertrieben. Man muss die CUs schließlich auch ausgelastet bekommen... Selbst Nvidias GA100 ist mit 128CU schon >800mm² groß - das tut sich für Gaming keiner an.
CDNA und RDNA sind nicht zu verwechseln. Denke es können mehr CDNA gepackt werden und auch die Kunden sind bereit mehr zu zahlen. CDNA hat bereits 120 CUs während RDNA2 80 CUs besitzt. RDNA3 wird vermutlich auch bei Chiplets bei 2x 80 CUs bleiben.
Im Endeffeckt wird bei beiden also pro Chiplet die Architektur etwas verbessert aber die Anzahl der CUs pro Chiplet beibehalten.
Ergänzung ()
Colindo schrieb:
Die Bezeichnungen "Primary Die" und "Secondary Die" passen zu den Patenten, über die hier zuletzt berichtet wurde. Bin mal gespannt, ob es mehr als 2 Dies geben wird. Aber wenn die Dies zu groß sind, lohnen sich vielleicht nicht mehr als 2.
Denke für die erste Generation ist es einfach einfacher nur 2 Chiplets zu koordinieren. Denke das wird dann mit nachfolgenden Generationen auf 4 oder 8 Chiplets erweitert.
Anscheinend versucht man es ja so anzugehen dass die GPU als monolithisch vom System erkannt wird. Zumindest für RDNA...
![[wege]mini](https://pics.computerbase.de/forum/avatars/s/778/778975.jpg?1575883542){kind=avatar}
