News AMD nutzt Strained Silicon in der Produktion

[Bokill]

Die angewandte StrainedSI-Technik hat zwei Vorteile:
- kurzfristig können auf 130nm-Basis noch neue Produkte vorgestellt werden (LV, höherer Takt), die sonst auf 90nm hätten warten müssen

- der 90nm-Prozeß benötigt keine neuen Wafer und die Technik sollte besser in die bestehenden Produktionsschritte einzubinden sein

So ist es!

MFG Bokill

 

[rkinet]

300mm Wafer haben in der Endrechnung einen Kostenvorteil von 20-30% bei gleichen Bedingungen gegenüber 200mm-Wafern. Kostenbeispiel bei sonst gleichem Fertigungsverfahren und Core:
....

Fertigungskapazitäten: AMD pfeift schon aus dem letzten Loch. Es werden bei weitem nicht genug K8 ausgeliefert.

Die 20-30% betreffen nur den 20% Anteil der Gesamtkosten, also hat AMD durch 200 mm potentiell +5% Mehrkosten beim Wafer, zzgl. Chemie, Testen etc. dann mal noch 2-3 % ...

Nur dies ist ein fiktive Rechnung - der Markt für 200 mm Wafer liegt am Boden (viele haben auf 300 mm umgestellt) und AMD bekommt die Wafer daher zum 'Freundschaftspreis'. Dürfte aktuell 0 auf 0 aufgehen.


Tatsächlich pfeift AMD bei 100% auf dem letzen Loch.
Nur der 85 mm2 Winchster und der 84 mm2 T-Bred und reduzierte Bartin 101 mm2 Produktion schaffen Kapazität.
In H1'05 geht der Sempron auf 90nm, also vielleicht 70 mm2 bei 256k.

Das schafft in H2'05 theoretisch schon Kapazität für Dual-Core CPUs fast im Millionen St. Bereich oder eben viele kleine Winchester.


Bem zu 130nm und strained SOI:
Sollte der Sempron mobil ein Strained SOI Chip in 130nm sein (also 130nm ist er, daß zeigen DIE-Fotos von Testmustern), dann zeigt sich lt. Datenblatt noch ein Vorteil durch die wohl geringeren Leckströme.

AMD will sich erst Anf.05 per Lanchester durch Optimierungen bei 90nm hier in ähnliche Bereiche vorarbeiten, sodaß man noch 6-9 Monate für solche Produkte annehmen kann (s. auch Roadmap).

Man kann realistisch annehmen, daß AMD erst einmal 90nm in Stückzahlen bis Jahreende produziert. AMD muß und will ja 'Kohle' damit machen.
2005 kommen dann feinoptimierte Designs ohne Zeitdruck auf den Markt, wobei der Dual-Core mit hoher Wahrscheinlichkeit schon in diesem Design als Prototyp bei AMD läuft.
Man hat so dicke Zeitfenster und kann optimierte Produkte auf den Markt bringen.

 

[TheRock]

Ich habe dieses Localized Strained Silicon noch nicht ganz verstanden. Bestehen da nun bestimmte Teile eines Dies aus gestrecktem Silizium (ist das überhaupt möglich?) oder lediglich bestimmte Teile eines Wafers (d.h. es gibt Dies mit und ohne Strained Silicon)?

 

[XTR³M³]

Ich habe dieses Localized Strained Silicon noch nicht ganz verstanden. Bestehen da nun bestimmte Teile eine Dies aus gestrecktem Silizium (ist das überhaupt möglich?) oder lediglich bestimmte Teile eines Wafers (d.h. es gibt Dies mit und ohne Strained Silicon)?

bestimmte teile im core.

 

[LeChris]

D.h., der Wafer an sich besteht zunächst aus (möglichst) reinem Silizium. Erst beim Prozeß selbst wird dann dieses Siliziumskristallgitter an bestimmten Stellen (vermutlich unterm Gate-Oxid) durch andere Atome "ergänzt", so daß sich das Kristallgitter etwas weitet. Praktisch geschieht das womöglich mit einer Ionenkanone. Ist im Prinzip ähnlich dem Dotierungsprozeß, nur das halt ladungsneutrale Atome zum Si verwendet werden.

Bei dem Prozeß von Intel wird wohl noch in der Waferfertigung eine solche, modifizierte Schicht mit eingebastelt.

 

[Cowboy]

Bedeutet dass eigentlich, dass amd strained silicon auch für die Throughtbreds und Bartons einsetzen wird? Ein Mobile Athlon XP 2800+ mit 1.45V wäre finde ich sehr interessant.

 

[XTR³M³]

Bedeutet dass eigentlich, dass amd strained silicon auch für die Throughtbreds und Bartons einsetzen wird? Ein Mobile Athlon XP 2800+ mit 1.45V wäre finde ich sehr interessant.

nein, die barton/t-bred werden (zum glück) ende dieses jahr eingestellt und der sockel A damit begraben.