News AMD Renoir-APU: Für Notebooks mit 15 bis 45 Watt und im Desktop auf AM4

[Gortha]

Erstens wird stetig an der color compression gearbeitet.

Genau, hier passieren sicher immer noch wunder

Zweitens unterstützt Renoir ja wohl auch LPDDR4, was die Bandbreite ordentlich erhöht

Zen2 IO IMCs können so oder so easy zwischen DDR4000 und 5000+. Ob nun LP - LowPower oder nicht ist erstmal irrelevant für die Bandbreite.
Aber die ~1000MT/s, lass es zwischen 10 und 14 GB/s Bandbreite sein, machen den Kohl nicht fett. Fetter zwar aber nicht fett genug um direkt Navi zu verbauen. Da kann auch ne Vega(11) immer noch klasse drin wachsen und ist immer noch nicht ausgelastet...

drittens hat die max Performance wenig mit der Archtektur zu tun

Wer hat wo hierzu was gesagt/behauptet?

Und im mobile Bereich limitiert die TDP gerade bei den 15 W Modellen verdammt schnell.

Was hat das mit Navi oder Vega zu tun oder mit LowPowerDDR4? Die TDP gilt für die APU oder CPU.

Naja Navi sollte mit der Bandbreite effizienter umgehen können

Wo steht das?

dazu bessere Energie Effizienz und damit für Notebooks mit niedrigen TDP Klassen
im vorteil, da sollte sich zu Vega schon deutlich etwas raus holen lassen.

Ob das stimmt!? Wenn beide in 7nm gefertigt wurden... Wer sagt dir sowas? Das ist eher kein Unterschied...

 

[Gewuerzwiesel]

Naja im Endeffekt ist es egal ob GCN oder RDNA. Eine RDNA CU hat in etwa 80 % mehr Transistoren als eine GCN CU. Für mich heißt es wenn es RDNA werden sollte dann mit signifikant weniger CUs als die bisherige Lösung, da alles andere vermutlich zu teuer wird.

 

[Ned Flanders]

Also wenn das Ding mit Vega kommt, dann sicherlich aus dem Grund, dass man das Design entworfen hat, als Navi noch nicht fertig war.

Eine überarbeitete Vega in 7nm hat aber in APUs imho wirklich wenig Nachteile gegenüber einer Navi. Da hängt ja wirklich alles an der Speicherbandbreite und dahingehend können sie auch an den hier verbauten Vegas noch etwas gearbeitet haben.

Einfach abwarten was da raus kommt.

 

[jemandanders]

Einfach abwarten was da raus kommt.

Jepp.
Für mich persönlich ist da das Update auf VCN 2.1 wichtig, der Rest wird sich zeigen.
Ein neuer Schlepptop sollte eben auch alle gängigen Video-Formate in Hardware dekodieren können.

 

[Ozmog]

Renoir wird mit hoher Wahrscheinlichkeit genauso wie Zen3 (Milan) keine Unterteilung der CPU Kerne in CCX haben.

Was führt zu der Annahme? Renoir ist ja "noch" Zen2. Einen 8-Kern CCX halte ich dabei doch für einen zu großen Schnitt in die Architektur für Renoir. Das ist was für den Nachfolger, der dann nach Plan auch Zen3 ist.

BTT:
Mehr als 8 Kerne halte ich für Utopisch für die APUs, selbst bei 8 Kernen bin ich da noch unsicher, ob es sich schon lohnt, da anzusetzen. Als APU im Mainstream, was Renoir ja sein sollte, muss sie einen Bereich besonders gut abdecken, und das sind keine High-End-Laptops. Daher sollte der Chip nicht zu komplex und groß werden, um auch bei günstigen Notebooks eingesetzt zu werden. Eine Drei-Die-Konstruktion ist auch unwahrscheinlich. Ich erinnere mich noch wage an ein Statement von AMD, dass keine APU ähnlich wie Matisse konstruiert ist geplant sei. Es wurde gesagt, dass Renoir gänzlich anders ist.
Ich meine das war Anfang des Jahres während der ersten Vorstellungen von Matisse.
Es spricht also eher was für einen einzelnen Die, als von einer Chiplet-Lösung. Selbst wenn ein neuer I/O-Die für Renoir eingesetzt wird, ist Renoir dann trotzdem garnicht soviel anders, als AMDs Aussage klingt.

Raven-Ridge und Picasso in 14nm/12nm sind ja etwas über 200mm² groß, selbst wenn wir von 8 Kernen und vielleicht noch eine CU mehr bei der Grafik ausgehen, dürfte eine monolitische APU in 7nm die 200mm² locker unterschreiten.

Zu den Bezeichnungen sei gesagt, dass die Klassifizierung als Ryzen 3, 5, 7 und 9 als Mobil längst nicht denen im Desktop entsprechen müssen und wohl auch nicht werden. Ich würde vermuten, dass eine Ryzen-9-APU maximal ein 8-Kerner sein wird. Ryzen 7 vielleicht 6-Kerne, und Ryzen 5 und 3 so wie gehabt mit 4 Kernen, einmal mit und einmal ohne SMT.
Die Codebezeichnungen sagen so wenig aus, die könnten durchaus auch in Richtung der Compute-Units-Anzahl angelehnt sein wobei eine Grafik-CU und ein CCX gleichbedeutend ist. Wenn dem so ist, könnte es aber mit mehr als vier Kernen schon schwierig werden. B12 würde so ja gut auf die Konstellation vom Picasso-Maximalausbau passen, ein CCX und 11 CUs. Fragen über Fragen, aber 12 Kerne sind schon sehr unwahrscheinlich.

Bisher gibt es noch sehr viel zu spekulieren, aber wenn die Zeitverläufe weiter so eingehalten werden, wie bisher, sollten wir bis Weihnachten schon deutlich mehr wissen, wie Renoir aussieht.

 

[Ned Flanders]

@Ozmog

Also das sehe ich auch so. Renoir wird ganz bestimmt deutlich anders als Picasso und Raven Ridge. Raven/Picasso haben sie ja nicht sonderlich viel Entwicklungsarbeit reingesteckt. Sie haben auch kaum Produkte mit der Maske aufgelegt. Die gingen imho einfach davon aus, dass der Absatz im Desktop vernünftig sein würde aber bei Notebooks wussten sie auch, dass die beiden es schwer haben würden gegen Intels stärken in diesem Bereich.

Jetzt siehts halt etwas anders aus Dank dem Fertigungsvorsprung. Bei Renoir rechne ich schon mit einem sehr schicken Teil und größerer Diversität. 8 Kerne allerdings im NB Segment? Eher nicht.

Völliger Spekulatius, aber ich tippe 6 Kerne, gestaffelte GPU teile (ähnlich wie bei A8, A10, A12), kein Chiplet Design, und durchgängiger aber kleinerer L3.

 

[bensen]

Genau, hier passieren sicher immer noch wunder

Hat niemand gesagt. Wenn man im Speicherlimit hängt, brauchts kein Weltwunder um Wirkung zu zeigen.

Zen2 IO IMCs können so oder so easy zwischen DDR4000 und 5000+. Ob nun LP - LowPower oder nicht ist erstmal irrelevant für die Bandbreite.
Aber die ~1000MT/s, lass es zwischen 10 und 14 GB/s Bandbreite sein, machen den Kohl nicht fett. Fetter zwar aber nicht fett genug um direkt Navi zu verbauen. Da kann auch ne Vega(11) immer noch klasse drin wachsen und ist immer noch nicht ausgelastet...

Relevant ist was der Hersteller verbaut. Will ich sehen wie du das Notebook auf DDR5000 übertaktest. Verbaut wird DDR2400. LPDDR4 mit 3733 oder mehr würde also extrem viel bringen.
Was soll dieses nicht fett genug für Navi? Macht gar keinen Sinn.

Wer hat wo hierzu was gesagt/behauptet?

Du kommst immer mit "zu wenig Speicherdurchsatz für Vega, Navi ist unnütz" an.
Du kannst Navi langsamer machen als Vega und umgekehrt.

Was hat das mit Navi oder Vega zu tun oder mit LowPowerDDR4? Die TDP gilt für die APU oder CPU.

Hat dir vielleicht noch niemand gesagt, aber Die GPU ist Teil der APU.


Aber ist schon OK. AMD hat Navi rausgebracht um Nvidia eine Chance zu geben. Der ist gar nicht besser als Vega.

Du schreibst so einen Unsinn, das tut schon beim lesen sowas von weh. Ich will gar nicht wissen was du beim schreiben für Schmerzen aushalten musst.

 

[Chismon]

... ich jetzt ein Notebook bräuchte, nützt es mir nichts wenn der Nachfolger erst nächsten Sommer erscheint...

Vom Prinzip her richtig, nur ist "brauchen" eben oft ziemlich übertrieben, fast melodramatisch ausgedrückt und ich glaube die wenigsten Privatnutzer (von Unternehmen rede ich jetzt 'mal nicht, denn da sieht es anders aus und man kauft nach Bedarf oder Vorstellung eines Bedarfs) könnten nicht noch das ca. halbe Jahr oder so überbrücken mit der jetzt ziemlichen Gewissheit in einem halben Jahr deutlich mehr für ähnlich viel Geld geboten zu bekommen .

Also aufgrund dieses Leaks hätte jetzt Picasso "leider" keine Chance mehr bei mir (ich habe durchaus mit dem Gedanken eines 15" Surface Laptop 3 mit großer APU für die Arbeit gespielt, auch wenn ich ein Surface Pro X noch vorne sehe für mich, gut, Tests abwarten ist leider ein Muss), aber es mag sein, dass es andere wenig(er) kümmert.

 

[Ozmog]

Was allerdings Fehlt bei Vega vs Navi:
Wie sieht es da mit Compute-Leistung aus, gerade da hat die Vega ja ihre Stärken gezeigt. Bei Navi weiß ich das nicht.
Dazu muss man auch wirklich einen Vergleich der beiden Architekturen machen, wenn es um Low-Performance geht, man kann nicht immer vom Großen auf das kleine schließen, dazu ist das Thema etwas zu Komplex.

Ob dann Vega platz in Renoir genommen hat, weil Navi spät dran war, glaube ich gar nicht mal. Vega war auch relativ spät dran und trotzdem wurde Raven-Ridge wenige Monate später gestartet, eben mit Vega inside.

 

[Holt]

Lisa Su hatte sich dazu doch schon mal schwammig geäußert.

Sie hat nach der Vorstellung des RYZEN 3000 etwas gesagt was wohl so interpretiert wurde, dass mit diesem I/O Chip der Platz für das zweite Chiplet (sie hat ja damals ein CPU mit einem Chiplet gezeigt und da war klar, dass es noch Platz für ein weiteres Chiplet gibt) keine GPU sein wird. Bei der Frage ob die nächsten APUs nun ein Chiplet Design werden oder wieder monolithisch, ist diese Aussage wenig hilfreich, außer das man wohl davon ausgehen kann, dass es mit dem neuen Chiplet sowieso einen neuen Chip braucht und dann ist der Unterschied ob man dort auch die Kerne integriert doch letztlich nur, ob dieser neue Chip einer aus der 7nm Fertigung ist oder nicht. Wenn der neue Chip weiter bei GF gefertigt wird, dann werden keine Zen2 Kerne drin sein und auch keine GPU die auf 7nm basiert. Will man die Zen2 Kerne, muss man ein Chiplet nehmen oder einen monolithischen Chip in 7nm fertigen. Eines von beiden werden wir also sehen, denn noch ein Aufguss komplett in 12nm würde AMD nichts bringen.

Meine Vermutung geht sogar so weit, dass ein gänzlich neuer IO Die kommen wird. Der alte von ASmedia hat einen zu hohen idle verbrauch.

Hast Du einen Beleg dafür das der I/O Chip von ASMedia (entwickelt worden) ist? Da steckt mit Sicherheit Technik wie die USB3 Ports drin, die von ASMedia lizenziert ist, aber meines Wissens nach ist ASMedia nur für die externen Chipsätze verantwortlich, bis eben auf den X570 in dem ja genau dieser I/O Chip steckt. Der X570 wird ja immer als von AMD selbst bezeichnet, währen die anderen von ASMedia sind und dies widerspricht genau deiner Aussage.

 

[Raucherdackel!]

@Holt : Stimmt, Asche auf mein Haupt. Der X570 IO-Die ist (höchstwahrscheinlich) von AMD selbst. Auf den Rest meiner Aussage hat dies aber keine Auswirkung.

Kurz zusammengefasst: Es gibt meiner Meinung nach nur zwei mögliche Varianten:

- Chiplet Design mit Zen2 Die und neuem IO-Die mit integrierter Grafik

oder

- Chiplet Design mit Picasso-ähnlichem Aufbau. Zweikerner, GPU, Singlechannel Speicherinterface und Infinity Fabric-Schnittstelle um mehrere Dies miteinander zu verbinden. (ok, hier würde ich dann nicht mehr von Chiplet, sondern von Baukasten-Design sprechen.)

Mit diesen Varianten braucht AMD nur einen neuen Chip. Die Vermutung Zen2 Die + GPU Die + IO-Die setzt entweder auf den X570 mit horrendem Stromverbrauch, oder aber es wären zwei neue Dies fällig. Beides ist eher unwahrscheinlich. Letztere wäre aber die am vielseitigsten verwendbare Theorie.

 

[Krautmaster]

ich für meinen Teil gehe davon aus dass AMD beim Nachfolger der aktuellen APU eventuell ein einzelnes Stück Silizium entwickelt hat, 7nm. 8 Zen2 Kerne (was locker reicht in der APU Welt) + eben Navi GPU.
8 Kerne brauchen etwa 70mm², eher weniger da man vermutlich weniger Cache ansetzen wird.

Gut, IO und SO braucht man noch, also kommen die 70mm² schon hin.

Mehr als genug Platz und Raum nach oben ob noch ne starke GPU mit aufs Silizium zu packen. Navi 14 zB hat 158mm², wobei als APU eher die Hälfte davon reichen sollte.

Zum Vergleich: Die aktuellen APU haben meines Wissens etwa 210mm² Die Size.

Natürlich wäre es auch vorstellbar dass AMD wegen dem MCM Konzept mit Chiplets hier recht spät dran ist. Vorteil wäre dass man die 8C Chiplets die man schon hat verwenden kann und dass die GPU skalierbar wäre, eventuell kann man dann so auch wirtschaftlich Bausteine für die neuen Konsolen bereitstellen.

zB 8C Chiplet + Navi 14 für Konsolen
8C Chiplet + Navi XX mit <1000 Shader für Consumer.

Man bräuchte wohl aber neuen Sockel und eventuell auch neuen IO Chip. Schön wäre auch

8C Chiplet + Navi 14 + 4-8GB HBM Stack + IO Die.

Eigentlich macht es Sinn hier direkt Speicher zu verbauen da man dann bestehendes GPU Silizium mit eigenem SI verbauen kann und nicht über die IO Die muss.

Der aktuelle Ryzen 3000 IO Die liese sich benutzen sofern man das GPU Chiplet über das Träger Substrat mit PCIe 4.0 und zb 4-8 Lanes anbindet. 4 reichen eigentlich, gerade auch weil PCIe 4.0.

Hätte den Nebeneffekt dass man ggf bei den APU etwas weniger Lanes für den Rest des Systems hat.

Wie viel Lanes stellt die bestehende kleine IO Die zur Verfügung?

 

[Colindo]

Da ich es eben gefunden habe, hier nochmal der Artikel, indem die Verwendung von Chiplets für Matisse-basierte APUs (man beachte die Formulierung) ausgeschlossen wird.

also kommen die 70m² schon hin.

Das wäre sehr leicht zu kühlen ;-)

 

[Krautmaster]

ops

Bin hin und hergerissen zwischen der Single die un Multidie Sache. Auf der einen Seite ist es für AMD logisch den MCM Ansatz zu gehen. Dieser lohnt aber eher nach oben raus.

Will man einen möglichst kleinen effizienten Chip als Konkurrenz zu Qualcom und Intel im bis 5 und 15W Segment dann macht auch eine SOC 7nm Lösung Sinn.

 

[Holt]

- Chiplet Design mit Picasso-ähnlichem Aufbau. Zweikerner, GPU, Singlechannel Speicherinterface und Infinity Fabric-Schnittstelle um mehrere Dies miteinander zu verbinden. (ok, hier würde ich dann nicht mehr von Chiplet, sondern von Baukasten-Design sprechen.)

Welchen Sinn soll sowas denn machen? Außer wenn man verschieden viele davon zu sehr unterschiedlich starken APUs kombinieren möchte, also ein Modul, 2, 4 oder sogar 8, macht es doch gar keinen Sinn sowas zu nehmen. Im Sockel AM4 wären mehr als 2 aber schon wegen der RAM Anbindung schlecht, da AM4 nur Dual Channel erlaubt, für den großen Sockel sind aber keine APUs vorgesehen und außer vielleicht für die Spielkonsolen, machen solche große APUs auch wenig Sinn. Daher würde ich eine monolithisches Design mit 4 Kernern und Dual Channel RAM für wahrscheinlicher halten, welches dann in den APUs für Notebooks und AM4 kommt und vielleicht kombinierbar ist um die Spielkonsolen damit zu bestücken.