Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
NewsARM: Zusammenarbeit mit TSMC für 7-nm-FinFET-Fertigung
Nach der Zusammenarbeit bei den letzten respektive aktuellen großen Fertigungsstufen 16 nm FinFET und 10 nm FinFET setzt ARM auch in Zukunft auf eine enge Zusammenarbeit mit dem taiwanischen Foundry-Riesen TSMC und schließt eine Vereinbarung für die kommende Nutzung der 7-nm-FinFET-Fertigung.
Wie willst du die Frage beantwortet
nm ist lediglich ein skalar für Verbrauch schon seit zig Generation
Also das sind keine echten nm
Werden es auch nie mehr sein
@teurorist
Also ich habe mal gelernt, dass diese nm-Angaben für die Breite des Gates bei einem FET steht, oder dem Abstand von einem Gate zum Nächsten.
Was meinst du mit Skalar für Verbrauch?
Der sinkende Energieverbrauch ist ja "nur" ein positiver "Nebeneffekt".
Der Abstand eines Gates zum nächsten und der Abstand der Interconnects auf Metal-Layer-Ebene sind bei Intels 14-Nanometer-FinFET-Verfahren geringer. Somit ist die Pack-Dichte der Transistoren sowie der ESRAM-Zellen der Caches pro Quadratmillimeter höher, was simplifiziert weniger Leckströme im Prozessor und niedrigere Kosten für Intel bedeuten, da mehr Chips aus einem Wafer gewonnen werden können.
Allerdings trickst Intel beim Vergleich: So muss Samsungs 14-nm-LPE-Prozess (Low Power Early) statt des etwas besseren LPP-Pendants (Low Power Plus) herhalten und somit stehen in der Tabelle 84 statt 78 nm Gate-Abstand. Zudem ignoriert Intel TSMCs 16FF+ und führt die Werte für 16FF auf - der Gate Pitch würde ansonsten bei 78 statt 90 nm liegen.
Weniger Verbrauch pro Rechenleistung kommt in Rechenzentren immer gut. Spart nun mal viel Geld. Aktuell dominiert jedoch Intel dieses Ranking noch ganz ordentlich. Und bei Intel kennt man seine Gegenspieler auch und wird mit Sicherheit nicht schlafen.
Zum Thema 7nm.
Mann kann die Länge zwischen den Gates der Transistoren schon als eine gute Angabe für Packungsdichte ansehen. Nur muss die restliche Integration des Chips auch dazu passen. So kommen eben auch Widerstände, Dioden, Kondensatoren noch dazu die sich mit im Chip befinden. Zum Schluss will das ganze auch noch mit Leiterbahnen versehen sein. Dann die ganzen Vias dazwischen und und und...
Sorry falls das ohne Bildchen zur Veranschaulichung schwer vorzustellen geht :/
ist auch wurscht (für uns). 7nm ist eh nur Marketing.
Die Chipentwickler wissen was die Prozesse von Intel/TSMC/GF/Samsung... können, alles andere ist unwichtig.
