Smartcom5
Lt. Commander
- Registriert
- Dez. 2007
- Beiträge
- 1.704
AMD war ja lange Zeit omnipräsenter Sponsor von Ferrari. Ein Gutes Zeichen also, daß dies eine Fortführung erfährt. Zeigt es doch, daß bei AMD ausreichend Mittel angekommen zu sein scheinen, die solche ‚Luxus-Ausgaben‘ überhaupt erst erlauben. Die Formel 1 und AMD verbindet ja ein ganz besonderes Band und hier insbesondere AMD und Ferrari.
Powered by AMD™
Was nämlich die Wenigsten wissen, ist, daß AMD damals eigens für die Formel 1 Prozessoren auf die Beine gestellt hat. Die Notwendigkeit eines eigenen Prozessors wurde seinerzeit aus dem restriktiven Kriterium geboren, daß die FIA als organisatorischer Dachverband des Motorsports und ausführender Veranstalter der Formel 1-Rennen den jeweiligen Teams auferlegte:
FIA-Règlement erlaubt höchstens 25 TFLOPs
Um ein für kleinere und weniger finanzstarke F1-Teams nachteiliges Wettrüsten zu verhindern – und um jedem Team, zumindest theoretisch, die selben Chancen auf den Titel einzuräumen – sind generell Erprobungen zur Strömungsmechanik wie Windtunnel- oder Wasserkanal-Tests ebenso reglementiert wie Tests auf der Strecke.
Es durften jeweils nur 25 TeraFLOPs („von doppelter Präzision in 64 Bit“¹) von den entsprechenden Teams je Saison zu Forschungs- und Entwicklungszwecken, etwa zur Optimierung der Aerodynamik der Fahrzeuge genutzt werden – und keine einzige Fließkomma-Operation mehr. Alles darüber hinaus führte zur unmittelbaren Disqualifikation und damit zum Ausschluß des gesamten Rennstalls.
Die FIA überwachte die Einhaltung entsprechender Simulationen und deren Nutzung peinlichst genau. So hat bis heute jedes Team eine exakte Aufstellung und Spezifikationen seiner Rechen-Cluster zum Start der Saison an die FIA zu übermitteln – und alle acht Wochen entsprechende Logdateien und Protokolle über laufende Tests.
Die jeweiligen Berechnungen, zu denen die erlaubte Rechengröße benutz wurden und werden sind dem entsprechend Simulationen zur Belastungsoptimierung der Bauteile oder die Strömungsoptimierung der F1-Boliden und hier im Speziellen die Computer-gestützte Simulation der numerischen Strömungsmechanik (engl. Computational Fluid Dynamics, CFD) zur Berechnung und Optimierung des Strömungswiderstandskoeffizienten und damit des Widerstandsbeiwerts (Cw-Wert).
Langsam und perfekt schlägt schnell und gut
Bedingt dadurch, daß das FIA'sche Règlement ausschließlich CPUs zur Berechnung vorsieht und hiervon GPUs kategorisch ausgeschlossen sind, ist der Einsatz entsprechender CPUs folgerichtig auf entweder Intel oder AMD beschränkt. Nun kann man natürlich die berechtigte Frage stellen, warum gerade AMD hier das Rennen machte?
❞Warum nutzt man nicht Intel-Prozessoren? Sind die nicht allgemein leistungsfähiger?❝
Ja, natürlich. Erst Recht zu Zeiten von Bulldozer & Co. Und genau das war da in jenen längst vergangenen Tagen das Problem. Intel-Prozessoren waren zu leistungsfähig. Ein weiterer Punkt, der Intel nahezu kategorisch ausschloß, war folgender:
Der Regelwahn der FIA stufte etwa einen Sandy Bridge- oder Ivy Bridge-Prozessor bei 4 FLOPs ein und sah weiterhin vor, daß ein Prozessor-Kern mit AVX kurzum mit der doppelten Leistung eingestuft wurde – nämlich derer 8 FLOPs. Da Prozessoren mit AVX-Befehlssatz explizit angegeben werden mußten, wog der Fakt umso schwerer.
Schnell stellte man jedoch fest, daß CFD-Simulationen in der ganz überwiegenden Mehrheit aller Fälle gar nicht durch die Rechenleistung an und für sich und damit FLOPs begrenzt waren, sondern vielmehr der Durchsatz an I/O und hier ganz besonders die Speicherbandbreite der limitierende Faktor war.
Ein genialer Coup
Zu jenem Zeitpunkt suchte daher das Team der Scuderia Ferrari nach entsprechendem potenterem Ersatz – und fand diesen schließlich in einer Koorperation mit AMD. AMD hat daher kurzweg auf die Bitte Ferraris hin ganz besondere Prozessoren aufgelegt, die so niemals im offiziellen Handel erschienen – für die wohl aber bei Erscheinen auf einschlägigen Plattformen wie eBay & Co der bis zu fünffache Preis seines nächsten Verwandten aufgerufen und auch bezahlt wurde.
Aus diesem Grund hat AMD damals 2012 eine gesonderte Variante als Rennstall-Gegenspieler seines ansonsten frei verkäuflichen Server-Prozessors Opteron 6276 in Form des Opteron 6275 speziell für Ferrari aufgelegt. Der Clou hierbei lag darin, daß man kurzerhand eine Abwandlung des offiziell im Handel befindlichen Opteron 6276 (12 Kerne à 2,3 GHz, 12 × 512 KByte L2, 2x 6MByte L3, 115W) voran trieb, bei dem man intern die Gleitkomma-Leistung durch Limitierung auf lediglich 2 FPUs beschränkte, Änderungen am Speicher-Interface unternahm und daher statt der 250 GFLOPs des Opteron 6276 nur noch auf 75 GFLOPs kam.
Exklusive Prozessoren für Ferrari
So hat AMD seinerzeit exklusiv für die Scuderia Ferrari Prozessoren wie den Bulldozer-basierten Opteron 6275 entwickelt. Als kennzeichnender Höhepunkt der Erfolgsgeschichte dürfte denn auch kein Geringerer als Formel 1-Legende Juan Manuel Fangio als Namensträger Pate stehen – der ja gerade auf Sportwagen von und mit Ferrari seine Erfolge erzielte. Der Opteron 6275 erhielt denn auch den Codenamen „Fangio“.
Man war daher mit Hilfe von AMD in der vorteilhaften Situation, effektiv mehr CPUs und damit mehr Rechenleistung unter das begrenzende Limit von 25 TeraFLOPs zu bringen und damit letztendlich schneller, effektiver und präziser als die Konkurrenz zu berechnen, da die jeweiligen AMD-Prozessoren eine geringere GFLOP/Kern-Leistung aufwiesen. Die der FIA gemeldete CFD-Leistung entsprach daher reell lediglich 10–15% der erlaubten FLOPs, während man allerdings effektiv mit um die 80% der 25 TeraFLOPs Berechnungen und Simulationen durchführen konnte.
Leidenschaft in Rot – von Cray Super Computers
Es ist bekannt, daß die Cray Incorporation zum damaligen Zeitpunkt wenigstens einen entsprechenden Supercomputer mit jenen Opteron-Prozessoren in der Schweiz installiert hat – für einen nicht näher bekannten Kunden.
„Magny-Cours“ gar kein Wortspiel?
Viele gehen bis heute davon aus, daß der Code-Name entsprechender Prozessoren mit „Magny-Cours“-Kern von AMD ein bewußtes Spiel mit Mehrdeutigkeiten war und als Anspielung auf die Mehrkern-Prozessoren eigentlich 'Many cores' heißen soll.
AMD hat ebenso bereits 2010 mit einem Opteron 6127 das selbe Spiel getrieben (der reguläre Serien-Pendant war der Opteron 6128) – einem Mehrkern-Prozessor mit Magny-Cours-Kern …
Ein subtil bemerkenswerter Zufall ist zudem, daß viele Code-Namen der Opterons kurioserweise genauso lauten wie bekannte F1-Rennstrecken …
Als da wären … Budapest (Opteron 1300), Barcelona (Opteron 2300 & 8300), Suzuka (Opteron 1300), Shanghai (Opteron 2300 & 8300), Istanbul (Opteron 2400 & 8400), Lisbon (Opteron 4100), Magny-Cours (Opteron 6100), Valencia (Opteron 4200) oder Interlagos (Opteron 6200).
Lektüre:
Ars Technica • Formula 1: ‚A technical deep dive into building the world’s fastest cars‘
Youtube • Josh Mora, AMD Inc. – Do Theoretical FLOPS Matter for Real Application Performance?
FIA.com • F1 Sporting Regulations – 2018 FORMULA ONE SPORTING REGULATIONS → Suche 'TeraFLOPs'
In diesem Sinne
Smartcom
¹ „MFPPC = Peak double precision floating point operations per cycle per core of the processing unit (excluding AVX […] if the core is not double precision capable)“; Seite 58, 1999 F1 Sporting Regulations, Fédération Internationale de l’Automobile, FIA.com
Exakt so dürfte es hinter den Kullisen aussehen. Ich denke, sie machen einfach dort weiter, wo man vor Jahren aufgrund von Geldmanegl durch Intel‘sche Praktiken gezwungen war, aufzuhören.InkognitoGER schrieb:
— ◆ —
Powered by AMD™
Was nämlich die Wenigsten wissen, ist, daß AMD damals eigens für die Formel 1 Prozessoren auf die Beine gestellt hat. Die Notwendigkeit eines eigenen Prozessors wurde seinerzeit aus dem restriktiven Kriterium geboren, daß die FIA als organisatorischer Dachverband des Motorsports und ausführender Veranstalter der Formel 1-Rennen den jeweiligen Teams auferlegte:
FIA-Règlement erlaubt höchstens 25 TFLOPs
Um ein für kleinere und weniger finanzstarke F1-Teams nachteiliges Wettrüsten zu verhindern – und um jedem Team, zumindest theoretisch, die selben Chancen auf den Titel einzuräumen – sind generell Erprobungen zur Strömungsmechanik wie Windtunnel- oder Wasserkanal-Tests ebenso reglementiert wie Tests auf der Strecke.
Es durften jeweils nur 25 TeraFLOPs („von doppelter Präzision in 64 Bit“¹) von den entsprechenden Teams je Saison zu Forschungs- und Entwicklungszwecken, etwa zur Optimierung der Aerodynamik der Fahrzeuge genutzt werden – und keine einzige Fließkomma-Operation mehr. Alles darüber hinaus führte zur unmittelbaren Disqualifikation und damit zum Ausschluß des gesamten Rennstalls.
Die FIA überwachte die Einhaltung entsprechender Simulationen und deren Nutzung peinlichst genau. So hat bis heute jedes Team eine exakte Aufstellung und Spezifikationen seiner Rechen-Cluster zum Start der Saison an die FIA zu übermitteln – und alle acht Wochen entsprechende Logdateien und Protokolle über laufende Tests.
Die jeweiligen Berechnungen, zu denen die erlaubte Rechengröße benutz wurden und werden sind dem entsprechend Simulationen zur Belastungsoptimierung der Bauteile oder die Strömungsoptimierung der F1-Boliden und hier im Speziellen die Computer-gestützte Simulation der numerischen Strömungsmechanik (engl. Computational Fluid Dynamics, CFD) zur Berechnung und Optimierung des Strömungswiderstandskoeffizienten und damit des Widerstandsbeiwerts (Cw-Wert).
Langsam und perfekt schlägt schnell und gut
Bedingt dadurch, daß das FIA'sche Règlement ausschließlich CPUs zur Berechnung vorsieht und hiervon GPUs kategorisch ausgeschlossen sind, ist der Einsatz entsprechender CPUs folgerichtig auf entweder Intel oder AMD beschränkt. Nun kann man natürlich die berechtigte Frage stellen, warum gerade AMD hier das Rennen machte?
❞Warum nutzt man nicht Intel-Prozessoren? Sind die nicht allgemein leistungsfähiger?❝
Ja, natürlich. Erst Recht zu Zeiten von Bulldozer & Co. Und genau das war da in jenen längst vergangenen Tagen das Problem. Intel-Prozessoren waren zu leistungsfähig. Ein weiterer Punkt, der Intel nahezu kategorisch ausschloß, war folgender:
Der Regelwahn der FIA stufte etwa einen Sandy Bridge- oder Ivy Bridge-Prozessor bei 4 FLOPs ein und sah weiterhin vor, daß ein Prozessor-Kern mit AVX kurzum mit der doppelten Leistung eingestuft wurde – nämlich derer 8 FLOPs. Da Prozessoren mit AVX-Befehlssatz explizit angegeben werden mußten, wog der Fakt umso schwerer.
Schnell stellte man jedoch fest, daß CFD-Simulationen in der ganz überwiegenden Mehrheit aller Fälle gar nicht durch die Rechenleistung an und für sich und damit FLOPs begrenzt waren, sondern vielmehr der Durchsatz an I/O und hier ganz besonders die Speicherbandbreite der limitierende Faktor war.
Ein genialer Coup
Zu jenem Zeitpunkt suchte daher das Team der Scuderia Ferrari nach entsprechendem potenterem Ersatz – und fand diesen schließlich in einer Koorperation mit AMD. AMD hat daher kurzweg auf die Bitte Ferraris hin ganz besondere Prozessoren aufgelegt, die so niemals im offiziellen Handel erschienen – für die wohl aber bei Erscheinen auf einschlägigen Plattformen wie eBay & Co der bis zu fünffache Preis seines nächsten Verwandten aufgerufen und auch bezahlt wurde.
Aus diesem Grund hat AMD damals 2012 eine gesonderte Variante als Rennstall-Gegenspieler seines ansonsten frei verkäuflichen Server-Prozessors Opteron 6276 in Form des Opteron 6275 speziell für Ferrari aufgelegt. Der Clou hierbei lag darin, daß man kurzerhand eine Abwandlung des offiziell im Handel befindlichen Opteron 6276 (12 Kerne à 2,3 GHz, 12 × 512 KByte L2, 2x 6MByte L3, 115W) voran trieb, bei dem man intern die Gleitkomma-Leistung durch Limitierung auf lediglich 2 FPUs beschränkte, Änderungen am Speicher-Interface unternahm und daher statt der 250 GFLOPs des Opteron 6276 nur noch auf 75 GFLOPs kam.
Exklusive Prozessoren für Ferrari
So hat AMD seinerzeit exklusiv für die Scuderia Ferrari Prozessoren wie den Bulldozer-basierten Opteron 6275 entwickelt. Als kennzeichnender Höhepunkt der Erfolgsgeschichte dürfte denn auch kein Geringerer als Formel 1-Legende Juan Manuel Fangio als Namensträger Pate stehen – der ja gerade auf Sportwagen von und mit Ferrari seine Erfolge erzielte. Der Opteron 6275 erhielt denn auch den Codenamen „Fangio“.
Man war daher mit Hilfe von AMD in der vorteilhaften Situation, effektiv mehr CPUs und damit mehr Rechenleistung unter das begrenzende Limit von 25 TeraFLOPs zu bringen und damit letztendlich schneller, effektiver und präziser als die Konkurrenz zu berechnen, da die jeweiligen AMD-Prozessoren eine geringere GFLOP/Kern-Leistung aufwiesen. Die der FIA gemeldete CFD-Leistung entsprach daher reell lediglich 10–15% der erlaubten FLOPs, während man allerdings effektiv mit um die 80% der 25 TeraFLOPs Berechnungen und Simulationen durchführen konnte.
Leidenschaft in Rot – von Cray Super Computers
Es ist bekannt, daß die Cray Incorporation zum damaligen Zeitpunkt wenigstens einen entsprechenden Supercomputer mit jenen Opteron-Prozessoren in der Schweiz installiert hat – für einen nicht näher bekannten Kunden.
„Magny-Cours“ gar kein Wortspiel?
Viele gehen bis heute davon aus, daß der Code-Name entsprechender Prozessoren mit „Magny-Cours“-Kern von AMD ein bewußtes Spiel mit Mehrdeutigkeiten war und als Anspielung auf die Mehrkern-Prozessoren eigentlich 'Many cores' heißen soll.
AMD hat ebenso bereits 2010 mit einem Opteron 6127 das selbe Spiel getrieben (der reguläre Serien-Pendant war der Opteron 6128) – einem Mehrkern-Prozessor mit Magny-Cours-Kern …
Ein subtil bemerkenswerter Zufall ist zudem, daß viele Code-Namen der Opterons kurioserweise genauso lauten wie bekannte F1-Rennstrecken …
Als da wären … Budapest (Opteron 1300), Barcelona (Opteron 2300 & 8300), Suzuka (Opteron 1300), Shanghai (Opteron 2300 & 8300), Istanbul (Opteron 2400 & 8400), Lisbon (Opteron 4100), Magny-Cours (Opteron 6100), Valencia (Opteron 4200) oder Interlagos (Opteron 6200).
Lektüre:
Ars Technica • Formula 1: ‚A technical deep dive into building the world’s fastest cars‘
Youtube • Josh Mora, AMD Inc. – Do Theoretical FLOPS Matter for Real Application Performance?
FIA.com • F1 Sporting Regulations – 2018 FORMULA ONE SPORTING REGULATIONS → Suche 'TeraFLOPs'
In diesem Sinne
Smartcom
¹ „MFPPC = Peak double precision floating point operations per cycle per core of the processing unit (excluding AVX […] if the core is not double precision capable)“; Seite 58, 1999 F1 Sporting Regulations, Fédération Internationale de l’Automobile, FIA.com
