News Foveros: Intel will unterschiedliche Chips in Zukunft stapeln

[Vindoriel]

Irgendwann graben sie noch die Technik des Pentium 3 aus. Dieser wurde ja auch nicht flach auf dem Mainboard aufgesetzt sondern senkrecht, so dass er vor oben und unten gekühlt werden konnte. Ich weiß nur nicht mehr weshalb dieser Ansatz seinerzeit wieder verworfen wurde...

Das ist völliger Quark, der P3 wurde von einer Seite gekühlt (auf der anderen Seite war das Gehäuse vom Modul).

Die Bauform des P2 und P3 war damals notwendig, weil der L2-Cache nicht auf den Die passte (Strukturbreite...), beim Pentium Pro war der Cache ebenfalls als separater Die im Package.
Mit sinkender Strukturgröße war es nicht mehr notwendig, der L2-Cache passte auf den Die drauf.

 

[Fritzler]

@Vindoriel
Vor allem gabs ja dann später auch P3 mit integriertem L2 Cache.
Erst für den Slot und dann Sockel370.

Zur Kühlung der Stapel:
Da gabs doch mal was von IBM mit Mikroröhrchen im Silizium zur Wasserkühlung.

 

[bertlinger]

Da würde ich mal gerne das Kühlkonzept für zwei gestapelte 9900K's sehen

Zwei gestapelte Kühler, was sonst!

 

[Diablokiller999]

Ach Leute, etwas mehr Fantasie wäre nicht schlecht
Wie wäre es mit Cache unter den eigentlichen Kernen, da wäre eine Vervielfachung jeglicher Cachegrößen drin und die Latenzen nahezu identisch. L1+L2 unter jedem Core und L3 in der Mitte eines 4er Clusters. Dabei erzeugt der Cache auch weitaus weniger Abwärme als die darüber liegende Logik, die direkt gekühlt wird.

Für meine FPGAs wird das ganze auch sehr spannend, wäre schön mal ein paar Bit mehr zu haben, meine 1,8MB auf dem Arria sind schon echt verschwindend gering

 

[v_ossi]

Ach Leute, etwas mehr Fantasie wäre nicht schlecht
Wie wäre es mit Cache unter den eigentlichen Kernen, da wäre eine Vervielfachung jeglicher Cachegrößen drin und die Latenzen nahezu identisch. L1+L2 unter jedem Core und L3 in der Mitte eines 4er Clusters. Dabei erzeugt der Cache auch weitaus weniger Abwärme als die darüber liegende Logik, die direkt gekühlt wird.[...]

Da hat wohl noch Jemand das von @yummycandy verlinkte Gamers Nexus Video mit Dave Kanter geguckt. Der hat ganz genau das auch beschrieben, also bitte: 'give credit where credit is due'

 

[Diablokiller999]

Da hat wohl noch Jemand das von @yummycandy verlinkte Gamers Nexus Video mit Dave Kanter geguckt.

Ist auf der Arbeit geblockt, werde ich mir Zuhaus aber mal an tun

 

[Beitrag]

SRAM für Cache unter dem Logikchip stapeln ist tatsächlich eine gute Idee das ganze auch für stromhungrigere CPUs/GPUs anwenden zu können.

 

[Bunkeropfer]

Da würde ich mal gerne das Kühlkonzept für zwei gestapelte 9900K's sehen

Einfach wie bei den Smartphones neuerdings eine Notch oder ein "Loch" in den Die einarbeiten, sodass die Kühlung auch von innen bzw der Seite erfolgen kann.
Kühlerplatten müssen dann halt auch 3D werden, was wieder neue Märkte fördert.
Auch das Haltemodul würde wegfallen, einfach von hinten mit einer Schraube durch die Sockelmitte gehen

 

[FGA]

intel wird doch jetzt nicht etwa zum hochstapler?

 

[senf.dazu]

Interessant aber sicher nur für den Mobilmarkt bzw. solche 15W Packages, durch das stapeln wird es schwieriger die Wärme abzuführen.

Oder auch nicht. Zum einen hat Intel da ja nicht nur ne Technik die auch Logikchips stapelt, das stapeln von Speicherchips ist ja schon Usus, sondern natürlich genauso mehrere dieser Stapel nebeneinander auf einem gemeinsamen Träger unterzubringen.
Wir sind hier wohl nur auf dem Wege von Blechschachteln mit Mainboards und CPU und vielen sonstigen Komponenten zu kompakteren Modulen die gleich alles enthalten, insgesamt nur noch einen Kühler benötigen und im Endeffekt nur noch Strom, Wasser und Datenanschlüsse (Glasfaser/Thunderbolt) Anschlüsse nach zur Außenwelt brauchen - und komplett von einem Hersteller gefertigt werden. Andere Hersteller bauen eben andere Module wie GPU, FPGA, .. basierte eigenständige Systeme oder Peripheriemodule.
Und das macht für große und kleine Computer Sinn. System in a module statt system on a chip. Insgesamt kompaktere Bauweise für Komplettsysteme erhöht die Verwendungsmöglichkeiten und Robustheit. Vermutlich aber auch die Geschwindigkeit der Fehlersuche und die Zuverlässigkeit.

 

[Beitrag]

Die eh sich schon auf ICs befindenden Dinge wie CPU, GPU, DRAM, Flash usw. so wie von dir beschrieben unterzubringen wird kein Problem sein, aber einige Dinge gehen eben nicht, weil die Größe vorgegeben ist. Spulen und Kondensatoren für die Spannungsversorgung bspw.
Also wird man trotzdem noch ein Mainboard mit vielen Bauteilen brauchen oder diese Module sind dann eben so groß wie ein Mainboard. ^^
Einfach alles in eine Blechkiste stopfen wird nicht klappen. Selbst wenn die Abwärme dir keinen Strich durch die Rechnung macht.

 

[Fred_EM]

Also geht Intel den Weg wie AMD nur statt alles auf einem großen Chip zu verteilen (CPU,GPU,etc) wird alles auf einem kleinen Chip gestapelt.
Für alles kleiner als Tablets/Netbooks wäre das eine gute Lösung aber für alles darüber wird Leistung und somit Strom gebraucht. Extreme Hotspots sind da Gift was Taktraten und Langlebigkeit angeht.

Das mit den mehreren Chips auf einem Substrat gibt es eigentlich schon lange.
Ist halt immer eine besondere Herausforderung, insbesondere bei solchen superschnellen Anwendungen.

Das mit dem in die Höhe stapeln ist noch mal eine Herausforderung mehr
und stellt nochmals eine Verbesserung dar.

In solchen Fällen gilt es immer die Leitungen möglichst kurz zu halten, das hat positive Effekte.

Künftig werden Fortschritte wohl auf solchen "Ebenen" vollzogen, da geht bestimmt noch einiges.

Intel arbeitet schon an einem Nachfolger von CMOS (ich glaube da gab es hier auch mal eine Meldung).
Bei CMOS wird es immer schwieriger echte Fortschritte zu erzielen, da nähern wir uns diveseren technischen Grenzen an.

Bei MESO (dem künftigen CMOS-Nachfolger) geht da noch mal eine ganze neue Innovations-Welle los die etliche Jahre/Jahrzehnte vorhalten wird. CMOS wird uns aber trotzdem die kommenden Jahrzehnte noch erhalten bleiben, zudem dauert es noch mal 10 Jahre bis Intel ein in MESO fertigtes Produkt vorweisen kann.

Bis dahin werden wir uns wohl mit eher langsameren Fortschritt begnügen werden.

 

[Simon]

Der Anwendungskreis für 3D-Stacking-Technik ist halt riesig. Man stelle sich nur einen IoT-Chip mit einer Low-Power-CPU, On-Package-DRAM, On-Package-NAND und On-Package-Radio auf einem einzigen Chip von vielleicht 15 x 15 mm vor (ähnlich dem gezeigten Hybrid-x86-Modell). Der adressierbare Markt dafür explodiert in den nächsten Jahren gerade zu und nur weil man den Design-Win für die HoloLens gerade an Qualcomm verloren hat, heißt das noch lange nicht, dass dafür nicht andere Kunden geworben werden können.