Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
tRC
Der Parameter „tRC“ („Row Cycle Time“) beschreibt die Zeitdauer, die zwischen zwei aufeinander folgenden Aktivierungen zweier beliebiger Zeilen in derselben Bank verstrichen sein muss. Der Wert entspricht weitgehend der Summe der Parameter tRAS und tRP und beschreibt somit die minimal notwendige Zeit, um eine Speicherzeile aufzufrischen
Ich habe jetzt den vermeintlich fehlerhaften Riegel (der andere läuft mit allen Timings stundenlang fehlerlos) mit 8-8-8-28-36 bei 1,64 V getestet. In Dim 4 produziert er im Memtest nach 5 Min Fehler, während der andere Riegel dort tadellos läuft. Dann stecke ich den "fehlerhaften" Riegel in Slot 1 und siehe da, er läuft stundenlang im Memtest problemlos. Genauso wars, als ich damals von Slot 1 und 2 auf 3 und 4 gewechselt habe und dachte, das Problem wäre gelöst. Ich gehe jede Wette ein, dass übermorgen wieder Fehler kommen. Was ist hier los?
...das kann daran liegen, dass der eine RAM-Riegel zwar eingesetzt und erkannt wird, aber trotzdem NICHT richtig im Sockel sitzt - ein Kontakt nicht funkrioniert - draufgefasst wurde -
mit einem harten Pinsel durch die RAM-Bänke gehen und die RAM-Module auf der Kontaktleiste mit Alkohol reinigen -
