News Intel und die EUV-Fertigung: Technische Details zu „Intel 4“ und Meteor Lake

[kramko]

1. Der Yield muß ja richtig schlecht sein wenn Intel nur so ein mini-Chiplet in Intel 4 hinbekommt. Dieses Packaging wird die Kosten ganz schön hochtreiben. Das ist ja auch kein günstiges multi-chip Packaging wie fan-out wafer-level-packaging.

2. Intel versucht mit den >20% Frequenz zu tricksen: TSMC und Co geben bei den PPAs wenigstens an wie viel Frequenz mehr man wirlkich erreichen kann (zusätzlich zum Stromsparen). Wenn man sich das Diagramm hier anschaut sieht man aber, daß hier nur im mittleren Bereich die >20% gelten. Bei höheren Strömen sind es offensichtlich weniger als 20%. Außerdem bleibt unklar ob man überhaupt hohe Frequenzen mit diesem Prozess erreichen kann. Das war ja schon ein Riesenproblem von 14 nm zu 10 nm.



Wenn sie als Foundry ernst genommen werden möchten sollte Intel wirklich PPAs wie TSMC/SS/GF veröffentlichen.

Ergänzung (11. Juni 2022)

hab gerade erst gemerkt, daß man Bilder hier einfügen kann:

Auch ein "Industry Standard Core" zum Vergleich. Wenn TSMC auch bei niedrigeren Frequenzen vergleichen (~2,1 Ghz, oder von mir aus 0.65V TSMC N7) würde, wären die Frequenzsprünge ja deutlich größer sein @ iso power. Kurz: Die 3 Ghz für A78 bei N7 sind ein realistischer Punkt für nen Vergleich, die ~2,1 Ghz für Intel 7 hingegen nicht weil der quasi-lineare Bereich noch bis knapp 3 Ghz geht.

 

[mkl1]

Der Yield muss nicht unbedingt schlecht sein, schlecht könnten ganz einfach die EUV Kapazitäten sein bzw. allgemein die Intel 4 Kapazität. Ein kleiner Chip macht Sinn, das Risiko ist von beiden Seiten aus betrachtet kleiner. Mit 2+8 und 6+8 lässt sich aber gut was anfangen.

 

[xexex]

Bei 20% higher frequency denk ich doch gleich an den anvisierten 10ghz Lentium

Du solltest schon den ganzen Satz interpretieren.

Bedeutet nicht zwingend, dass die CPUs auch um 20% schneller takten, nur dass sie beim gleichen Verbrauch um 20% schneller takten können. Ich würde jedenfalls nicht davon ausgehen, dass Meteor Lake "locker" die 6Ghz schafft.

 

[bensen]

1. Der Yield muß ja richtig schlecht sein wenn Intel nur so ein mini-Chiplet in Intel 4 hinbekommt.

Sorry, aber was ein Stuss. Soll Intel jetzt 32 Kerne im mobile Bereich bringen?

Wie schlecht muss die Yield bei TSMC sein, dass AMD nur so mini Chiplets fertigen kann...
Das sind bewusste Designentscheidungen und keine Limitierung der Fertigung.

Ergänzung (11. Juni 2022)

TSMC und Co geben bei den PPAs wenigstens an wie viel Frequenz mehr man wirlkich erreichen kann (zusätzlich zum Stromsparen).

Nein, tuen sie nicht. Sie geben auch die Performance bei gleicher Power an, das ist auch irgendwo in der Kurve und nicht maximal erreichbare Taktrate.
Und zusätzlich zum Strom sparen ist es auch nicht. Es ist separat betrachtet. Man bekommt nicht beides gleichzeitig.

 

[kramko]

@mkl1 Die Intel 4 Kapazität kann so gering nicht sein (außer es liegt eben am Yield). Laut ASML hat eine kleine EUV Fertigungsstraße für logic 45k wafer starts pro Monat. Da Intel Anfangs auch keine anderen Intel 4 Produkte hat dürfte die Kapazität bei gutem Yield bei solch kleinen Chips groß genug für >300 Millionen CPUs pro Jahr sein und damit allen PCs in einem Jahr (meine Annahmen: 80mm2 die, 90% yield). Da Intel noch andere CPUs in Intel 7 haben wird und AMD wohl auch existieren wird gehe ich nicht von Kapazitätsproblemen aus.

Wir haben ja die design rules: Ab M7 reicht double patterning. m1 bis m6 sollten sie auch ganz locker mit quadruple patterning hinbekommen (geht ja wohl auch bei Intel 7). EDIT: single exposure DUV für 80 nm und double patterning für 40-90.

So gering ist die Anzahl von EUV Maschinen bei Intel auch nicht. Wirklich viele Maschinen brauchen sie erst wenn wesentlich mehr CPUs (auch Server) zu Intel 4 wechseln und dann auch nur wenn wesentlich mehr Teile der CPU EUV Fertigung haben.

Ergänzung (11. Juni 2022)

Sorry, aber was ein Stuss. Soll Intel jetzt 32 Kerne im mobile Bereich bringen?

Warum muß man gleich ausfallend werden wenn man keine Ahnung hat? Wie wäre es damit mehr Teile der CPU in intel 4 zu fertigen, wie beispielsweise auch die Grafik oder den "SOC"chiplet. Das ganze auf maximal 2 chiplets zu reduzieren würde die Kosten erheblich senken. Am besten ohne richtigen Interposer...

 

[xexex]

Intel versucht mit den >20% Frequenz zu tricksen: TSMC und Co geben bei den PPAs wenigstens an wie viel Frequenz mehr man wirlkich erreichen kann

Praktisch alle Chipfertiger geben zwei wichtige Werte für ihre Fertigung an, genauso wie Intel es jetzt tut. Wieviel mehr Takt beim gleichen Verbrauch (frequency @ iso-power) und wie viel weniger Stromverbrauch beim gleichen Takt (iso-power @ frequency).

Der tatsächlich maximale Takt, hängt dann letztlich von dem Produkt ab den man herstellt und beide Werte geben jeweils ein Maximum in eine der beiden Richtungen vor, je nach Produkt wird man in die eine oder andere Richtung gehen.

https://en.wikichip.org/wiki/5_nm_lithography_process

 

[bensen]

Warum muß man gleich ausfallend werden wenn man keine Ahnung hat? Wie wäre es damit mehr Teile der CPU in intel 4 zu fertigen, wie beispielsweise auch die Grafik oder den "SOC"chiplet. Das ganze auf maximal 2 chiplets zu reduzieren würde die Kosten erheblich senken. Am besten ohne richtigen Interposer...

Ah genau, und du hast die Weisheit mit löffeln gefressen?
Wozu den SoC Chiplet in modernster Fertigung? Du sprichst von teurem Packaging willst aber Geld zum Fenster rauswerfen? Was glaubst du warum AMDs IO Dies nicht in modernster Fertigung hergestellt werden?

Die gesamte Grafik IP ist auf TSMCs Prozesse ausgelegt. Du willst das ganze also nochmal auf Intel 4 portieren? Klingt richtig wirtschaftlich.

 

[kramko]

Nein, tuen sie nicht. Sie geben auch die Performance bei gleicher Power an, das ist auch irgendwo in der Kurve und nicht maximal erreichbare Taktrate.
Und zusätzlich zum Strom sparen ist es auch nicht. Es ist separat betrachtet. Man bekommt nicht beides gleichzeitig.

"Irgendwo"in der Kurve ist es ja eben nicht. Dann würden alle nur Werte bei minimalem Verbrauch nennen. da sind die Sprünge am größten. Bei TSMC wird eine realistische Frequenz von 3 ghz für einen A78 gewählt.

"Zusätzlich"ging um die zusätzliche Nennung der Werte. Eben nicht wie Intel nur einen Wert +20% @ Iso Power (den sie beim accelerated Event genannt haben) an einer beliebigen Stelle. Mittlerweile kann man im Graphen ja auch die -40% sehen, aber die Position macht keinen Sinn.

Ergänzung (11. Juni 2022)

Ah genau, und du hast die Weisheit mit löffeln gefressen?
Wozu den SoC Chiplet in modernster Fertigung? Du sprichst von teurem Packaging willst aber Geld zum Fenster rauswerfen? Was glaubst du warum AMDs IO Dies nicht in modernster Fertigung hergestellt werden?

Die gesamte Grafik IP ist auf TSMCs Prozesse ausgelegt. Du willst das ganze also nochmal auf Intel 4 portieren? Klingt richtig wirtschaftlich.

Warum hat AMD keinen IO-die für Mobil? Denk mal nach statt zu schmollen.

Warum ist die Grafik IP auf TSMC ausgelegt? Weil der Intel 4 Yield so toll ist?
Xe ist z.Zt. übrigens auch auf intel 7 in Alder Lake. So viel zur gesamten IP.

 

[kramko]

Praktisch alle Chipfertiger geben zwei wichtige Werte für ihre Fertigung an, genauso wie Intel es jetzt tut. Wieviel mehr Takt beim gleichen Verbrauch (frequency @ iso-power) und wie viel weniger Stromverbrauch beim gleichen Takt (iso-power @ frequency).

Der tatsächlich maximale Takt, hängt dann letztlich von dem Produkt ab den man herstellt und beide Werte geben jeweils ein Maximum in eine der beiden Richtungen vor, je nach Produkt wird man in die eine oder andere Richtung gehen.
Anhang anzeigen 1227080
https://en.wikichip.org/wiki/5_nm_lithography_process

Die +25% in deinem Screenshot rechts sind die maximale Steigerung des Taktes (bei Mehrverbrauch, die genaue Zahl hängt auch von vielen Faktoren ab). Aber ja, das wird heutzutage immer weniger angegeben.

Nochmal zu meinem Hauptkritikpunkt: Wenn TSMC die Frequenzsteigerung @ Iso-Power angibt dann sind das realistische maximale Frequenzen (die noch Sinn ergeben). Es wird nicht ein beliebiger Arbeitspunkt gewählt der besonders hohe Werte hat. 0.65V bei Intel 7 sind Bedeutungslos. 0.9V und 3Ghz bei N7 sind für einen A78 absolut realistische Maxima.

 

[RogueSix]

10 nm hat ja deutlich gezeigt was alles in die Hose gehen kann.

Es ist doch nichts in die Hose gegangen. Wie wir auch hier im Artikel von Computerbase wieder lesen dürfen, hat Intel doch nur einen "Dornröschenschlaf" gehalten. Die 10nm Probleme müssen also vorgetäuscht gewesen sein. Computerbase würde das ja nicht schreiben, wenn sie das nicht aus sicherer Quelle wüssten.

Intel hat TSMC also mit voller Absicht auf und davon ziehen lassen, um 14nm bis zum bitteren Ende zu melken. Das gilt hier auf Computerbase inzwischen als die offizielle Version. Die angeblichen 10nm Probleme haben nie existiert und sämtliche offizielle Aussagen dazu sind glatte Lügen.

Sagt jedenfalls Computerbase und der ganz überwiegende Teil der Community hier. Wir müssen uns halt darauf verlassen, dass das so stimmt und die das aus sicherer Quelle (im Zweifel sicherlich Igor... der geht immer ) wissen.

 

[bensen]

"Irgendwo"in der Kurve ist es ja eben nicht.

Doch ist es. Oder was soll die Definition des Punktes sein?

Bei TSMC wird eine realistische Frequenz von 3 ghz für einen A78 gewählt.

Wie realistisch ist die denn? Ich kenne kein Design, wo ein A78 3 GHz taktet.
Intels 2 GHz ist auch realistisch, All-Core wird eine 28W SKU nicht viel höher takten.

TSMC hat sicherlich einen Punkt gewählt (mittig) der den Prozess in seiner Gesamtheit besser abbildet, aber deine ganzen Behauptungen sind größtenteils einfach falsch.

"Zusätzlich"ging um die zusätzliche Nennung der Werte. Eben nicht wie Intel nur einen Wert +20% @ Iso Power (den sie beim accelerated Event genannt haben) an einer beliebigen Stelle.

Doch genau das tun die. Einmal Perf. @ Iso-Power und einmal Power @Iso-Performance, dazu dann die Dichte.
Wo ist der Unterschied?
Verstehe die Aufregung nicht. Der Graph zeigt verschiedene Punkte, kann man sich alle selber ausrechnen. Dass der Hersteller sich jetzt positiv darstellt ist für mich nicht überraschend. Hätten sie noch besser darstellen können, wenn sie die Power bei maximaler Performance von Intel 7 genommen hätten.

Warum hat AMD keinen IO-die für Mobil?

Nach deiner Argumentation, weil die Yield gut genug ist.
Der Grund ist, das AMDs derzeitiges Chiplet Design zu ineffizient ist. Der Datentransfer über das Package kostet zu viel Energie. AMD wird dort auf modernere Packaging Technologien setzen. Wird ja anscheinend mit Strix Point kommen.

Denk mal nach statt zu schmollen.

Bring gescheite Argumente, dann musst du nicht persönlich werden. Oder widerleg wenigstens Gegenargumente.

Warum ist die Grafik IP auf TSMC ausgelegt? Weil der Intel 4 Yield so toll ist?

Genau, Intel hat die Fertigung der GPUs zu TSMC gegeben, weil sie damals schon gewusst haben das Intel 4 gerade mal für kleine CPU Chiplet reicht. Deine Argumentation ist richtig schlüssig.

Als die Grafik entwickelt wurde ging Intel noch bei 14 nm und wusste gar nicht wie es überhaupt weiter geht. Zudem waren die Fabriken so ausgelastet, dass sie nicht mal genug CPUs fertigen konnten. Jetzt erstmal die CPUs gefertigt bekommen und nicht gleichzeitig die GPUs, ist nicht gerade abwegig.

 

[Floppes]

Was hst eigentlich abgesehen von AlderLake in den letzten Jahre wirklich auf den Punkt geliefert? Das ist doch nur die nächste Nebelkerze.
Ich lass mich gern eines besseren belehren, aber ich sehe es einfach aktuell nicht.
Allein der Zirkus um Arc oder SPR...

 

[mkl1]

Xe ist z.Zt. übrigens auch auf intel 7 in Alder Lake. So viel zur gesamten IP.

Da musst du aber auch Xe LP und Xe HPG unterscheiden, das sind zwei unterschiedliche Architekturen. Ob Xe HPG ohne größeren Aufwand einfach so auf Intel 4 portierbar wäre, ist reine Spekulation. Die Entscheidung auf TSMC zu gehen, wurde Jahre vorher getroffen. Siehe Arrow Lake oder Lunar Lake, die ja auch auf TSMC zugreifen.

 

[pioneer3001]

Laut Geizhals haben nur 14 von 48 Adler-Lake einen Takt ab 5 GHz und davon nur zwei einen Takt mit 5,5 GHz. Dabei sind aber immer Boxed und Tray, also sind es eher 7 von 24 über 5 GHz und es ist nur einer mit 5,5 GHz (i9-12900KS Special Edition 8p+8e für 750 Euro). Wenn in Zukunft 20 % mehr Takt kämme, dann wäre das 6,6 GHz. Dieses Intel-Märchen glaubt doch wohl keiner. Die erzählen gern Luftschlösser bei Intel die nie kommen. Aber mit 1000 Watt kann Intel das Versprechen vielleicht in Zukunft doch erreichen.

 

[mkl1]

Wenn in Zukunft 20 % mehr Takt kämme, dann wäre das 6,6 GHz. Dieses Intel-Märchen glaubt doch wohl keiner. Die erzählen gern Luftschlösser bei Intel die nie kommen. Aber mit 1000 Watt kann Intel das Versprechen vielleicht in Zukunft doch erreichen.

Das hat Intel gar nicht behauptet, es sind 20% bei iso power. Von einer fmax wird nichts erwähnt. Du solltest erstmal das grundlegende verstehen bevor du versuchst dämlich rumzutrollen. Oder einfach mal lesen.

 

[kramko]

Doch ist es. Oder was soll die Definition des Punktes sein?

Wie realistisch ist die denn? Ich kenne kein Design, wo ein A78 3 GHz taktet.

Schau dir die Dimensity 1200 er/ 1300er an. Da hast du 3 Ghz. Ist zwar bei N6 aber der Unterschied ist nicht zu groß.

Intels 2 GHz ist auch realistisch, All-Core wird eine 28W SKU nicht viel höher takten.

Es geht hier um "standard cores", nicht um x86er...

TSMC hat sicherlich einen Punkt gewählt (mittig) der den Prozess in seiner Gesamtheit besser abbildet, aber deine ganzen Behauptungen sind größtenteils einfach falsch.

Eben nicht. Schau dir doch mal das Diagramm von TSMC an. Die könnten locker mit >20%+ angeben wenn sie weiter unten ansetzen würden.

Verstehe die Aufregung nicht. Der Graph zeigt verschiedene Punkte, kann man sich alle selber ausrechnen. Dass der Hersteller sich jetzt positiv darstellt ist für mich nicht überraschend. Hätten sie noch besser darstellen können, wenn sie die Power bei maximaler Performance von Intel 7 genommen hätten.

Offensichtlich verstehst du den Graphen nicht. Dann könnten sie ja nicht mehr mit der Frequenz angeben...

Ergänzung (11. Juni 2022)

Das hat Intel gar nicht behauptet, es sind 20% bei iso power. Von einer fmax wird nichts erwähnt. Du solltest erstmal das grundlegende verstehen bevor du versuchst dämlich rumzutrollen. Oder einfach mal lesen.

Doch genau das impliziert die Intel Aussage doch. Bevor sie ihr Diagramm verffentlicht haben hießes nur +20% performance per Watt @ iso power. Der gemeine Leser/Zuschauer denkt dann die Leistungsaufnahme wird schon nicht weniger werden, also wird die nächste CPU plus 20% haben.

Ergänzung (11. Juni 2022)

Da musst du aber auch Xe LP und Xe HPG unterscheiden, das sind zwei unterschiedliche Architekturen. Ob Xe HPG ohne größeren Aufwand einfach so auf Intel 4 portierbar wäre, ist reine Spekulation. Die Entscheidung auf TSMC zu gehen, wurde Jahre vorher getroffen. Siehe Arrow Lake oder Lunar Lake, die ja auch auf TSMC zugreifen.

Warum sollte es nicht portierbar sein? Jetzt wirds langsam albern. Es kann ja nur zwei Gründe haben:

1. Von den PPA nicht gut genug (bei mobiler Grafik besonder power wichtig)
2. Schlechter yield bei dem es sich eher lohnt bei TSMC fertigen zu lassen.

 

[pioneer3001]

Das hat Intel gar nicht behauptet, es sind 20% bei iso power. Von einer fmax wird nichts erwähnt. Du solltest erstmal das grundlegende verstehen bevor du versuchst dämlich rumzutrollen. Oder einfach mal lesen.

Da hats wohl einen Intel-Fanboy vom Stuhl gerissen. Damit habe ich nur auf die Propaganda Intels aufmerksam gemacht. Natürlich suggeriert @ Iso-power dass auch hohe Frequenzen +20 % haben könnten, aber wie Intel nun mal so ist wählen sie den idealsten Punkt um +20 % zu behaupten. Doch selbst das ist nicht realistisch. Wenn man sich eine Mobil-CPU mit Basetakt von 2,4 GHz vorstellt, kommt real womöglich bei gleichem Verbrauch 2,6 GHz raus und das ist nicht +20 %. Aber in einem typischen Intel-Chart muss das natürlich auftauchen. Denn +8 % (2,6 GHz / 2,4 GHz) macht sich nicht so gut als Best-Mögliches-Licht.

 

[bf3gmer]

Das wichtigste ist doch garnicht das die cpu's 20% höher takten bei gleichen Vebrauch sonder das sie bei gleichen Takt somit um einiges Energiesparender sind.

 

[xexex]

Doch genau das impliziert die Intel Aussage doch. Bevor sie ihr Diagramm verffentlicht haben hießes nur +20% performance per Watt @ iso power. Der gemeine Leser/Zuschauer denkt dann die Leistungsaufnahme wird schon nicht weniger werden, also wird die nächste CPU plus 20% haben.

Der "gemeine Leser" interessiert sich für solche Folien nicht und und der hoffentlich technisch versierte Leser liest das, was er auch bei der Konkurrenz zu lesen bekommt. Die Angaben wie sie Intel macht gibt es schon seit Jahren genau in der gleichen Form von TSMC und Samsung, es ist schlichtweg üblich in der Branche so die Entwicklung in der Fertigung anzugeben.

Ergänzung (12. Juni 2022)

Das wichtigste ist doch garnicht das die cpu's 20% höher takten bei gleichen Vebrauch sonder das sie bei gleichen Takt somit um einiges Energiesparender sind.

Wie bereits gesagt, wird vermutlich beides angestrebt. Im Desktop wird man den Takt und die Anzahl der Transistoren erhöhen, damit wird sich die CPU wieder im ähnlichen Verbrauchsbereich befinden. Bei Notebooks wird man möglicherweise mehr Wert auf Energieeffizienz legen. Die Zahlen die letztlich nur den Fortschritt in der Fertigung grob beschreiben, wird man so nirgendwo finden.

 

[andi_sco]

Erste Lösung mit EUV halt, kurze Halbwertzeit, aber muss eben sein. Und kleinste CPU-Tiles sind perfekt dafür. So kann man auch ne schön hohe Yield vorgaukeln und sagen wie geil die ersten Gen mit EUV doch schon ist. (Den Satz sollte ich mir einrahmen, für später mal, wenn sie ihn bringen^^)

Sagt jedenfalls Computerbase und der ganz überwiegende Teil der Community hier.

Du hast den Kommentar von Volker schon gelesen?

Börsianer

Rekrut 1: "Sir, warum sind wir eigentlich hier"?
Nr. 1, zu jemanden gewandt: "Ja mein Junge?"
Rekrut 2: "Sir, weil wir die Besten, der Besten, der Besten sind"