Wenn sich je Chip die Packungsdichte der Logik erhöht, kannst du dichter gepackte Chips stapeln.
Wenn die Leiterbahnen auf der Rückseite zudem stärker ausfallen und damit der Widerstand der Leitungen abnimmt, kommt man wahrscheinlich sogar mit etwas weniger Durchkontaktierungen zur Energieversorgung des ganzen Stapels aus. Man könnte die Packungsdichte also weiter steigern.
Das kommt etwas darauf an, wie das Ganze umgesetzt wird. Der Grundwafer muss so oder so extrem ausgedünnt werden, damit Power Vias zur Logik kommen können. Daher nach Erstellen der Power-Seite oder der Logik-Seite muss der ausgedünnte Wafer auf einen anderen Wafer "aufgeklebt" werden. Jenachdem von welcher Seite die Verstärkung erfolgt, muss die Wärme entweder durch die "dicke" Verstärkung, oder nur durch durch sehr Dünne Passivierung des aktiven Teils dieses Sandwichs.