News Samsung folgt Intel: Rückseitige Stromversorgung in Chips bereits ab 2025 geplant

[CDLABSRadonP...]

@xexex Dankeschön, jetzt verstehe ich auch bisher schon gesammelte Informationen besser. Nichts desto trotz vermute ich, dass ich mich noch deutlich mehr damit beschäftigen werden muss, um wirklichen Durchblick zu erhalten.

 

[ETI1120]

Wieso kommt das überhaupt erst jetzt? Auf mich wirkt FrontsidePowerDelivery wie die unintuitive und BacksidePowerDelivery wie die intuitive Variante. Was übersehe ich?

Man muss durch den Wafer. Und das für jeden Transistor.


Außerdem ist es einfacher wenn ein Wafer nur von einer Seite bearbeitet wird.

Das Problem daß beide Seiten des Wafers zusammen passen müssen ist AFAIK gar nicht so groß. Da die Wafer sowie so durchsichtig sind da sie auf wenige Mikro Meter abgeschliffen werden. Hier ist also das Problem mit dem Umgang dieser hauchdünnen "Pizzascheiben"

Hinzu kommt dass der Zweite große Vorteil neben den geringeren Verlusten durch größere Querschnittsfläche, erst bei kleinen Strukturen wirklich wichtig wird.

Denn da die Power distribution auf der Rückseite ist, hat man auf der Vorderseite mehr Platz für die Anbindung der Datenleitungen. Das heißt man kann den Pitch vergrößern.

Es geht im Übrigen nicht um feinere Strukturen, sondern um mehr Transistoren auf derselben Fläche. Die Strukturbreite hat sich dem maximal möglichen schon sehr stark genähert. Bei der Dichte ist noch einiges drin.

Wo jetzt bei BSPDN ein Problem mit der Abfuhr der Wärme entstehen soll verstehe ich nicht. Die TSV leiten Wärme besser als Silizium. Und so ineffizient wie die Kühlung im PC ist, gibt es enormes Verbesserungspotenzial. Beim Advanced Packaging Tutorial der Hot Chips 2021 hat TSMC die Zwischenergebnisse von Forschungsprojekten gezeigt.

 

[eastcoast_pete]

Wenn sich je Chip die Packungsdichte der Logik erhöht, kannst du dichter gepackte Chips stapeln.
Wenn die Leiterbahnen auf der Rückseite zudem stärker ausfallen und damit der Widerstand der Leitungen abnimmt, kommt man wahrscheinlich sogar mit etwas weniger Durchkontaktierungen zur Energieversorgung des ganzen Stapels aus. Man könnte die Packungsdichte also weiter steigern.


Das kommt etwas darauf an, wie das Ganze umgesetzt wird. Der Grundwafer muss so oder so extrem ausgedünnt werden, damit Power Vias zur Logik kommen können. Daher nach Erstellen der Power-Seite oder der Logik-Seite muss der ausgedünnte Wafer auf einen anderen Wafer "aufgeklebt" werden. Jenachdem von welcher Seite die Verstärkung erfolgt, muss die Wärme entweder durch die "dicke" Verstärkung, oder nur durch durch sehr Dünne Passivierung des aktiven Teils dieses Sandwichs.

+1. Die deutliche Verkürzung der Wege zur Stromversorgung der Silizium Strukturen im Chip durch Back-Side Power Delivery soll ja den Wärmeverlust und Spannungsabfall (droop) in den Stromtragenden Leitern (vias) deutlich verringern. Da kommt die geschätzte ~10% Effizienzverbesserung her. Die mögliche Verringerung der Strukturbreiten ist ein angenehmer Nebeneffekt, wobei es hier auch thermische Grenzen geben wird. Wenn man zu dicht packt, wird's schwieriger, die ja immer noch erzeugte Wärme abzuführen.

Unabhängig davon finde ich es bemerkenswert, daß der (vormals) kranke Mann der Chipfertigung (Intel, mit 14 nm+++ usw) jetzt wieder deutliche technische Neuerungen bringt. Lässt einen hoffen, das TSMC und Samsung auch weiterhin am Ball bleiben - weil v.a. TSMC es jetzt auch wieder muß. Gut so!

Ergänzung (28. Februar 2024)

@xexex : Danke auch für diesen Satz am Ende Deines Beitrags: "Diese vielen Schichten und "3D" Transistoren sind jünger als die meisten hier im Forum." 😁

 

[Piktogramm]

@eastcoast_pete
Ich habe Zweifel, dass das Ganze einen Einfluss auf die Strukturbreite haben wird. Also so kritische Maße wie die Gatelänge wird sich kaum ändern.

 

[xexex]

Also so kritische Maße wie die Gatelänge wird sich kaum ändern.

Da Intel hier gleichzeitig auf GAA setzt, sind solche "klassischen" Angaben sowieso Makulatur.

Ohne die dicken Stromleitungen können die eigentlichen Strukturen dichter gepackt werden, was auch der Grund für diese Technologie ist.

https://semiengineering.com/challenges-in-backside-power-delivery/

 

[aid0nex]

DAS ist doch endlich mal wieder etwas Innovatives von dieser Firma! Toll!

 

[Robo32]

Warten wir mit den Lorbeeren mal ab bis es Produkte im Laden mit dieser Technik gibt - eine schöne Folie erstellen kann ich auch...

 

[eastcoast_pete]

@Robo32 : Immerhin hatte Intel einen (Teil) Meteor Lake (E Kerne) mit Back Side Power Delivery schon letztes Jahr demonstriert, dh sie haben die Technik nicht nur auf schönen Folien gezeigt. ZB https://www.computerbase.de/2023-06...teor-lake-e-kernen-und-neuer-stromversorgung/
Ich nehme an, daß diese Demonstration auch einer der Gründe war, warum Samsung ihre eigene Entwicklung in der Richtung forciert haben. Die wollen halt auch vorne mitspielen. Wie schon von @xexex gepostet, lassen sich die Strukturen mit BSPD nochmals enger packen. In dem von @xexex verlinkten Artikel meint ja ein Entwickler von IMEC, daß BPSD hier soviel bringen kann wie 1-2 nochmals feinere Fertigungsknoten.

 

[LeckerRK]

Das sollte im Vakuum hergestellt werden ohne Fehler und direkt an einem 5000 Watt 80+ Platinium Netztel mit 96,6% Dauerleistung angeschlossen werden.Dazu das Teil entwickeln das es mit Air und WaKü betrieben werden kann was die Geräusche der einzelnen Lüfter extrem senkt oder gleich in einen Vakuum Kühlschrank einbauen.