Cabranium schrieb:
Verstehe ich das richtig. Es geht hierbei um Simulation der Schaktkreisen von Microchips bzw Speicherzellen von z.b Ram oder SSD? Und das kann man jetzt schneller Simulieren?
Das ist auf jedenfall etwas gutes. Wenn man den Zeitbedarf sieht.
Long story short, irgendwas wird schneller mit mehr Rechenleistung.
Wenn du einen neuen Chip designt hast, musst du ihn irgendwie in die Fertigung bringen.
Synopsis kann anscheinend mit mehr und besser integrierter (GPU) Rechenleistung die Designs der einzelnen Prozesslayer schneller erstellen.
Das ist deshalb so interessant, weil die Simulation Tage dauert und du als Kunde vom Fertiger das Ding so schnell wie möglich auf der Straße haben willst (time2market).
Das Problem beim fertigen Design ist, es ist damit nicht für die Fertigung nutzbar. Es müssen für die einzelnen Prozesslayer Masken erstellt werden. Eine 1:1 Kopie des Designs auf die Lithographiemasken klappt nicht.
Wegen optischer Physik (schwarze Magie) würden Linie zu dünn werden oder Ecken nicht richtig von der Lithographie dargestellt.
Damit die Lithographie das gewünschte Design darstellt, wird das im Artikel erwähnte OPC verwendet.
OPC sorgt dafür, dass die Fertigung dein Chip design abbildet.
Der erwähnte litho-etch-bias bezeichnet ein Fertigungsproblem. Strukturdichtegebiete und unterschiedlich große Strukturen können sich unterschiedlich schnell ätzen. Nach der Lithographie ätzt du dein Design in den Wafer, wenn der litho-etch-bias nicht berücksichtigt wird... Geht's halt schief^^
Ich hoffe, ich konnte helfen
