Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
Um den immer schneller und dichter werdenden High Bandwidth Memory (HBM) zu kühlen, setzt SK Hynix neuerdings auf eine integrierte Lösung. Beim sogenannten iHBM kommt „ICE“ zum Einsatz. Die Abkürzung steht für Integrated Cooling Elements, die direkt im HBM-Package die Wärmeabfuhr verbessern.
Klingt spannend, und irgendwie auch total logisch das so zu machen.
So ein ICE liegt dann nur auf der Seite die zum SoC zeigt? Auf der anderen Seite kann der Speicher vermutlich genug Waerme abgeben?
Aber es gibt ja in der Regel mehrere HBM Stapel. Zwischen den Stapeln ist das sicherlich auch nuetzlich.
Aber sicherlich ist auch die Abwaegung noetig wieviel Flaeche man fuer die ICE hat.
Wird das dann wirklich verbaut? Wenn man das an 12-16 HBM Stapeln macht ist das nicht ganz ohne und das Package wird größer. Und das wird ja nicht linear teurer mit anwachsender Größe.
Ich musste erstmal nachschlagen wie gut die Wärmeleitfähigkeit von Silizium überhaupt ist... aber mit 150 W·m−1·K−1 tatsächlich nicht schlecht. Das ist 2/3 von Alu oder 1/3 von Kupfer so Pi mal Daumen und sicherlich einfacher mit zu arbeiten als mit einem Kupfer-Spacer.
Im Vergleich zu zig gestapelten HBM Chips ist die Wärmeleitfähigkeit von einem ununterbrochenen Silizium Spacer zweifelsohne deutlich besser.
Ohje, der Titel ist ausbaufähig, denn er ist mehrdeutig.
Bei anderen Seiten würde ich auf Clickbait tippen, aber hier ist es eher so etwas wie ein verunglückter Witz.
Schon klar, es ist rein Inhaltlich korrekt was da steht, aber dennoch...
@w33werner Das Problem von HBM ist dass der Logic Die unten ist.
Das was die hier machen ist die Wärme vom Base Dies am HBM Stack vorbei abzuführen.
Die Herausforderung von gestapelten CPUs wäre, dass alle Schichten viel Wärme erzeugen. Nur von der untersten die Wärme abzuführen dürfte nicht genug sein.
Bei kristallinen Strukturen bin ich mir auch nicht sicher ob das „in jede Richtung“ gilt. Mit Pech isolieren sich zb die gestapelten Schichten bei HBM oder auch populär bei X3D Cache.
@ruthi91 Grundsätzlich ist jedes Stapeln problematisch weil man Grenzflächen bekommt.
Aktuell ist die Wärmeleitfähigkeit des HBM Stacks nicht so toll. Da die Dies Microbumps haben muss ein Underfill zwischen die Dies eingebracht werden. Ohne Underfill wäre Luft zwischen den Dies. So wie bei Isoliertfenster. Aber auch das Underfill hat nicht die Wärmeleitfähigkeit von Silizium und die Schichten sind relativ dick.
Sobald bei HBM Hybrid Bonding verwendet wird, entfällt der Underfill und die Wärmeleitfähigkeit des Stacks wird AFAIU besser.
Das Problem hier ist so wie in der alten Anordnung bei der alten Konfiguration von X3D, dass der Die mit der größten Wärmeentwicklung unten ist und der Kühler oben ist.
Oha, ich dachte das HBM schon längst direkt über Adhäsion auf dem Base Die „verklebt“ wird. Also mit der gleichen Technik wie der 3D Cache auf AMDs X3D CPU. Da hält es ja einfach so, ohne zusätzliches Underfill.
nicht zwingend. Wenn der Logic Die unter dem eigentlichen HBM Stack eh größer ist, dann kann man statt einem Block Silizium (Lückenfüller) auch ICE verwenden. Das wird wohl der Ansatz von Hynix sein…
![[F]L4SH](https://pics.computerbase.de/forum/avatars/m/385/385939.jpg?1721566287){kind=avatar}
