News SM8466: Silicon Motion arbeitet an erstem PCIe-6.0-SSD-Controller

[bensen]

@Gullveig
Und du meinst, wenn die Lane doppelt so hoch getaktet wied, verbraucht sie das gleiche?
Mal davon ab, dass das im Desktop Bereich eh irrelevant ist. Das geht im Gesamtverbrauch der SSD unter.

 

[Gullveig]

Nein, das meine ich nicht. Ich meine weniger Lanes brauchen weniger Strom als viele Lanes. Eigentlich bräuchten wir noch einen extra Sockel. 1 Speicherkanal, 8 Lanes pcie 16 Steckplatz, 1 1x Steckplatz und einen Nvme Steckplatz. Ende.

edit: Zur Vollständigkeit: 1wlan/BT/Lan Modul, vier USB 2.0, 1 USB 3.2 Typ A und 1 USB 3.0 Typ C.

Das würde für 80% der Benutzer (sogar hier im Forum!) ausreichen.

 

[bensen]

Garantiert haben mehr als 20% hier im Forum mehr als eine NVMe SSD und keine Lust die wegzuschmeißen.

 

[Chuuei]

Zumindest bei der Intel Plattform hast du 48 Lanes...

Intels Consumer Plattformen wie z.B. Arrow Lake haben auch nur 24 Lanes. Welche Plattform meinst du? Wenn du mit Intel HEDT anfängst, müsste man fairerweise auch bei AMD zu Threadripper gehen und hat dann wesentlich mehr Lanes zur Verfügung.

 

[PS828]

Wird sowieso nur für die U und E Formate bei SSDs interessant weil M.2 auf Garantie nach 0,2 Sekunden bei der Schreibrate überhitzt

 

[bensen]

@Chuuei
Ich rede vom Consumerbereich.
24 Lanes von der CPU und 24 vom Chipset. Macht nach Adam Riesling 48.

 

[JoergB]

Ja, aber nicht mit PCIe 5.0.

hab ich auch nicht gesagt.

Das ist falsch. Es liegt am PCIe Controller wie das organisiert ist.
Intel CPUs können ihren x16 Link in (8/4/4) splitten die anderen 8 Lanes sind x4 Links. Da sind nur 2 Ports. Mit x2 Geräten kannst du auch nur zwei anschließen.
Der Z890 hat 24 PCIe Lanes, aber nur 14 Ports.

Das ist nur BIOS Programmierung, z.B. Thema Bifurcation, da geht mehr.

Auch das ist falsch. Du kannst da keine 28 Geräte anbinden.

Da müsstest Du AMD fragen.

 

[bensen]

hab ich auch nicht gesagt.

Es ging um ein 5.0 x2 Gerät. Logischerweise sind dafür PCIe 5.0 Lanes relevant. Und da findest du eben kein Board, dass dir dieses Splitting möglich macht, da es die Hardware nicht erlaubt.

Das ist nur BIOS Programmierung, z.B. Thema Bifurcation, da geht mehr.

Nein, das ist der logische Aufbau des Controller.

Was genau soll ich AMD fragen?

 

[JoergB]

Es ging um ein 5.0 x2 Gerät. Logischerweise sind dafür PCIe 5.0 lanes relevant. Dein Ziel Und da findest du eben kein Board, dass dir dieses Splitting möglich macht, da es die Hardware nicht erlaubt.

Bei dir ging es darum das x2 generell nicht geht.

Nein, das ist der logische Aufbau des Controller.

Nein

Was genau soll ich AMD fragen?

Ob nicht doch 28 x1 Geräte gehen, das war doch das was du angezweifelt hast, das solltest du doch noch wissen.

 

[bensen]

Bei dir ging es darum das x2 generell nicht geht.

Wie wäre es mit lesen? Ich schrieb es gibt kein 5.0 Host mit dem du das sinnvoll machen kannst. Natürlich kann man x2 Links konfigurieren. Aber du kannst aus einem Port nicht zwei machen. Und da du bei ein Arrow Lake nur maximal 4 Ports hast bei 20 5.0 Lanes kannst du da gerne x2 konfigurieren, verschwendest aber trotzdem 4 Lanes.

Nein

Lies das Intel Datenblatt, die wissen es besser als du. Unglaublich wie faktenresistent man sein kann.

Ob nicht doch 28 x1 Geräte gehen, das war doch das was du angezweifelt hast, das solltest du doch noch wissen.

Warum sollte ich dann fragen? Ich weiß, dass es nicht geht.

 

[massaker]

Es ging um ein 5.0 x2 Gerät. Logischerweise sind dafür PCIe 5.0 Lanes relevant. Und da findest du eben kein Board, dass dir dieses Splitting möglich macht, da es die Hardware nicht erlaubt.

Wie kommst Du drauf? Zumindest die neueren MSI x870E Bretter machen das doch mit dem obligatorischen USB4-Host (ASM4242). Zumindest bei mir kann ich einstellen, ob ich in dem zweiten 5.0-M.2-Slot alle 4 Lanes haben will ODER die USB4-Ports einschalten - dann gehen 2x5.0-Lanes zum ASM4242 - UND den zweiten 5.0-M.2-Slot mir 5.0x2 Lanes betreiben will.

 

[MaverickM]

Nur, kostet jede zusätzliche Lane im Chipsatz Geld.
Die Verlegung der zusätzlichen Lanes kostet Platz und damit auch Geld.

Ja und!? Du meinst bei Boards ab 200€ bis weit über 1000€ wäre das nicht drin?

Erst einmal müsste ohnehin die CPU mehr Lanes zur Verfügung stellen.

Nein! Das kostet doch alles Strom!

Ich meine weniger Lanes brauchen weniger Strom als viele Lanes.

Nein, so funktioniert das nicht.

 

[JoergB]

Wie wäre es mit lesen? Ich schrieb es gibt kein 5.0 Host mit dem du das sinnvoll machen kannst. Natürlich kann man x2 Links konfigurieren. Aber du kannst aus einem Port nicht zwei machen. Und da du bei ein Arrow Lake nur maximal 4 Ports hast bei 20 5.0 Lanes kannst du da gerne x2 konfigurieren, verschwendest aber trotzdem 4 Lanes.

Lies das Intel Datenblatt, die wissen es besser als du. Unglaublich wie faktenresistent man sein kann.

Warum sollte ich dann fragen? Ich weiß, dass es nicht geht.

Fakten: Intel Board mit M2 gemäß PCIe 5.0 x2:
https://www.supermicro.com/de/products/motherboard/x14sbw-tf

Wie zwischenzeitlich geschrieben, scheint MSI das auch zu machen.

Ergänzung (Freitag um 18:24)

Wie kommst Du drauf? Zumindest die neueren MSI x870E Bretter machen das doch mit dem obligatorischen USB4-Host (ASM4242). Zumindest bei mir kann ich einstellen, ob ich in dem zweiten 5.0-M.2-Slot alle 4 Lanes haben will ODER die USB4-Ports einschalten - dann gehen 2x5.0-Lanes zum ASM4242 - UND den zweiten 5.0-M.2-Slot mir 5.0x2 Lanes betreiben will.

Das ist ja genau das, was ich die ganze Zeit sage, @bensen aber nicht verstehen will.

 

[Gullveig]

Nein, so funktioniert das nicht.

Doch. Die Lanes werden von der CPU zu Verfügung gestellt, besser gesagt von dem IO-Die:
https://pics.computerbase.de/1/1/3/3/8/5-61c94cef483d86c9/18-1080.347c8e0f.png

Je mehr Lanes der bereitstellen kann, umso größer und aufwändiger ist der Chip. Ergo höherer Stromverbrauch.

 

[MaverickM]

Doch.

Nein. Nur weil mehr Lanes zur Verfügung stehen zieht das nicht automatisch mehr Strom... Das ist schlichtweg falsch.

Außerdem spielt das noch immer keine Rolle. Wenn ich die Leistung brauche, dann soll sie auch abrufbar sein. Und wir reden hier bspw. bei SSDs ja auch von lächerlich geringen Verbräuchen.

 

[bensen]

Fakten: Intel Board mit M2 gemäß PCIe 5.0 x2:

Nochmal, ich habe nicht gesagt, dass es nicht machbar ist. Sondern, dass man nichts gewinnt, wenn die Anzahl der Ports nicht verfügbar ist.

Das ist ja genau das, was ich die ganze Zeit sage, @bensen aber nicht verstehen will.

Nein, was du schreibst ist ganz einfach falsch.
Ich habe kein Problem damit zuzugeben, dass ich beim Ryzen falsch lag. AMD dokumentiert das leider nicht. Du tätest gut daran auch einzusehen, dass das was du schreibst ganz einfach falsch ist. Allein, dass du den Wikipedia Artikel verlinkst und behauptest, es wäre dort erklärt, sagt ja das du es nicht verstehst. Denn das Thema wird da gar nicht behandelt.
Du kannst nicht jede Lane einzeln ansprechen oder Zusammenwürfeln wie es dir (dem Mainboardhersteller) passt. Die Hardware muss entsprechend ausgelegt sein. Alder Lake - Arrow Lake und auch deren Chipset können es nicht. Schau in das Datenblatt, da sind die Fähigkeiten der PCIe Controller genau beschrieben.

Ergänzung (Samstag um 03:01)

Je mehr Lanes der bereitstellen kann, umso größer und aufwändiger ist der Chip. Ergo höherer Stromverbrauch.

Das simple Vorhandensein kostet (so gut wie) nichts. Erst wenn Daten darüber transferiert werden, wird nennenswert Energie benötigt. Eine CPU deaktiviert eine Lane auch, wenn kein Gerät dran hängt. Da sind wir dann bei akademischen mW oder weniger.
Auch ist der Energiebedarf für den Transfer über den PCIe Link nur ein Bruchteil des Gesamtenergiebedarfs einer SSD.

 

[JoergB]

Nein, was du schreibst ist ganz einfach falsch.
Ich habe kein Problem damit zuzugeben, dass ich beim Ryzen falsch lag. AMD dokumentiert das leider nicht. Du tätest gut daran auch einzusehen, dass das was du schreibst ganz einfach falsch ist. Allein, dass du den Wikipedia Artikel verlinkst und behauptest, es wäre dort erklärt, sagt ja das du es nicht verstehst. Denn das Thema wird da gar nicht behandelt.
Du kannst nicht jede Lane einzeln ansprechen oder Zusammenwürfeln wie es dir (dem Mainboardhersteller) passt. Die Hardware muss entsprechend ausgelegt sein. Alder Lake - Arrow Lake und auch deren Chipset können es nicht. Schau in das Datenblatt, da sind die Fähigkeiten der PCIe Controller genau beschrieben.

Ich habe nicht geschrieben, das alles bei Wikipedia beschrieben ist, auch das ist von dir mal wieder verdreht und falsch zitiert, ich habe gesagt, das das als Einstieg gut ist, mehr nicht.
Danach muss man sich halt noch weitere Quellen suchen und das habe ich in mühsamer Kleinarbeit gemacht, deshalb kenne ich mich da aus.

Bei mir ging es immer allgemein, und da ist es bei AMD nun so wie ich gesagt habe.
Bei AMD ist es so das da Lanes frei geschaufelt werden und anderweitig genutzt werden können.
Auch der Link auf ein Intelboard, das das so kann und dadurch die lanes besser ausnutzt, da wird von dir behauptet das man dadurch nichts gewinnt.
Hast du auch mal darüber nachgedacht, das auch Intel in ihren Datenblättern nur "Beispiele" für die Laneverteilung gibt ?
Auch Intel sagt nicht jedem, wie sich bei AMD ja bewiesen hat, was alles möglich ist.
Sehr viele Detail Informationen gibt es nur mit NDA.
Bei den frei verfügbaren Datenblätter ohne NDA handelt es sich mehr um Marketingblätter, die sind eh nicht ernst zu nehmen.

Wie kann man nur so renitent alle Fakten leugnen und verdrehen.
Ich glaube eine ernsthafte Diskussion hat kein Sinn mehr.
Ich kapituliere vor so massiver Ignoranz, ich bin raus.

Ich wünsche allen ein schönes Wochenende.

 

[bensen]

Bei mir ging es immer allgemein, und da ist es bei AMD nun so wie ich gesagt habe.

Behauptung ohne Beweise.

Auch der Link auf ein Intelboard, das das so kann und dadurch die lanes besser ausnutzt, da wird von dir behauptet das man dadurch nichts gewinnt.

Du verstehst überhaupt gar nicht was ich sage. Du behauptest ständig ich hatte gesagt ein x2 Link wäre nicht möglich.
Ich weiß auch nicht warum du mit den Server CPUs ankommst. Der hat nur PCIe 5.0 und ein Chipset ist nicht vorgesehen. Natürlich kann der auch links bis auf x1 runterbrechen. Aber auch das kann der nicht für alle. Ist auch nicht nötig, weil kein Mensch vor hat 88 PCIe Devices anzubinden. Die Consumer CPUs bei Intel haben den PCH für Kleinzeug und nutzen die CPU Lanes für Geräte mit viel Bandbreite. Du kannst auch diese als x1 konfigurieren, bekommst aber trotzdem nicht mehr als 5 Geräte angebunden.

Hast du auch mal darüber nachgedacht, das auch Intel in ihren Datenblättern nur "Beispiele" für die Laneverteilung gibt ?

Nein. Das sind nicht nur Beispiele. Es steht dort explizit geschrieben, dass alle Konfiguration aufgeführt sind.
"Covers all the Processor PCIe Controller hardware supported PCIe Bifurcation
Configurations."

Mach dir doch einfach mal die Mühe in das Datasheet reinzuschauen.

Bei den frei verfügbaren Datenblätter ohne NDA handelt es sich mehr um Marketingblätter, die sind eh nicht ernst zu nehmen.

Siehe oben. Du hast noch nie dort reingeschaut und weißt gar nicht was drin steht. Was da drin steht ist für das Marketing komplett uninteressant. Dort stehen auf mehreren Hundert Seiten Details der CPU die maßgeblich für Mainboardhersteller interessant sind. Neben den Fähigkeiten und Konfigurationsmöglichkeiten, gibt's eine komplette Beschreibung aller Register, Signale, Adressbereiche, ...