So berechnet man die Latenzzeit von SDRAM.

[Piktogramm]

Es sind trotzdem keine Fakewerte, es sind andere Bezugspunkte mit teils anderen Aussagen dahinter. Solang die Angaben der relativen Werte sich darauf beziehen ist alles in Butter. Auch rechnen lässt es sich dann recht gut, mann muss nur wissen wie.
Wobei es in meinen Augen auch sinnvoller ist typische Werte des Buses anzugeben als die interne Frequnz des Speichers. Da scheinen unsere Meinungen jedoch auseinander zu gehen.

 

[Unlimited1980]

Es sind trotzdem keine Fakewerte, es sind andere Bezugspunkte mit teils anderen Aussagen dahinter. Solang die Angaben der relativen Werte sich darauf beziehen ist alles in Butter. Auch rechnen lässt es sich dann recht gut, mann muss nur wissen wie.
Wobei es in meinen Augen auch sinnvoller ist typische Werte des Buses anzugeben als die interne Frequnz des Speichers. Da scheinen unsere Meinungen jedoch auseinander zu gehen.

Ich würde dich ja gerne verstehen.
Habe meinen Standpunkt ja auch recht ausführlich begründet.
V.A. worin ich die Nachteile für den Kunden sehe!
Intransparenz, unnötige Verkomplizierung simpler Zusammenhänge...
Der eine Hersteller verkauft sein RAM ehrlich mit einer Fake-CL16, der andere das genauso schnelle RAM mit einer Fake-CL9 (natürlich auch "ehrlich", weil er sagt: "eine Fake-CL9 für ein RAM, welches in Wirkjlichkeit eine Fake-CL16 hat, anzugeben ist nicht geschummelt, weil ja jeder Kunde weiß, dass bei CL9 dann automatisch vom System auf CL16 aufgerundet wird! Somit CL9=CL16), und wieder ein anderer trickst sich womöglich eine Fake-CL8 zusammen (indem er einfach anstatt mit dem prefetchfaktor (*8) mit einem eigenen an den Haaren herbei gezogenen Faktor von (*4) rechnet!)!
Das alles Werte für einen RAM, der baugleich ist und bei korrekter Rechenweise mit dem Faktor 8 eine Fake-CL16 haben müsste, bzw. ganz easy einfach nur eine "echte CL2", wie schon der gute alte DDR1-Speicher auch.
Das genau meine ich mit Intransparenz!

Du begründest leider in keiner Weise mit stichhalten Argumenten und Praxisbeispielen, was denn die Vorteile der Fakewerte sein könnten.
Ich hingegen habe ja sogar schonmal für dich vorgelegt und den m.E. größten Vorteil der Fakewerte genannt: Für die Hersteller ist es natürlich von Vorteil, wenn sie langsameren RAM zu einem höheren Preis loswerden können...


Du hast wiederholt gesagt, dass man auch mit den Fakewerten rechnen kann.
Das ist zwar richtig.
Aber wenn man es mit den "echten" Werten viel besser kann (einfach den Kehrwert bilden), dann ist es kein Vorteil, wenn man es mit den Fakewerten komplizierter kann.

Anders gesagt: klar kann man im Kopfstand von A nach B auf den Händen gehend gelangen.
Aber im Normalfall ist es unkompliziert immer besser, nämlich auf den Füßen.

 

[AnkH]

Du willst also wissen, was übertakteter Speicher ggü. unübertaktetem Speicher ist?
Wenn du Speicher kaufst mit einem Speichertakt von 200MHz und diesen:
A. mit 200MHz betreibst, dann ist er unübertaktet
B. diesem mit einem beliebigen Takt >200MHz betreibst, z.B. 233MHz, dann ist dieser übertaktet.

Das heisst nach Deiner Logik also, dass es gar keinen DDR4 Speicher gibt, der nicht "übertaktet" ist? Oder lässt Du Dich da von den Intel Spezifikationen verirren? Bei DDR4 spezifiziert Intel aber 2133MHz, sind somit die Module erst bei >266MHz als "übertaktet" zu bezeichnen? Oder schaut man bei DDR4 in die Röhre und "muss" immer "übertaktete" Module kaufen und mit CL3 leben? Sehe ich nicht ein, sorry...

Die "echte CL" wird in der Zahl der Takte des "echten Speichertaktes" angegeben, daher kann man sie immer nur in 1er-Schritten erhöhen!

DAS habe ich begriffen und das macht auch Sinn. Warum aber ein RAM Baustein mit echten 266MHz auf CL3 zurückgreifen MUSS, ist mir weiterhin nicht klar...

Weil die auf den Modulen aufgedruckte Fake-CL jedoch ein Vielfaches der "echten CL" ist, kann sich diese nicht in 1er-Schritten erhöhen, sondern nur in "Vielfachen" der echten CL.

Wenn die RAM Zugriffe so parallelisiert ist wie ich annehme, ist es durchaus möglich, dass dies eben KEINE FAKE CL sind, resp. die "echten" CL Zahlen zwar tatsächlich höher liegen aber dank dem parallelisierten Zugriff der RAM trotzdem so schnell ist, wie ein RAM ohne parallelisiertem Zugriff mit entsprechendem CL wäre.

Bis vor kurzen jedenfalls wurde die Fake-CL bei DDR3-1600 noch korrekt mit CL16 angeben und mit Einführung von DDR4 wurde stillschweigend auf die Angabe von CL8/9 gewechselt... ohne Angabe von Gründen, wohlgemerkt, bei genau dem selben Speicher.

Das ist doch Käse. Seit DDR3 im Handel ist, wird von CL8/9/10 Modulen gesprochen. Keine Ahnung, wo Du mal ein DDR3-1600 CL16 Modul gesehen hast, mir ist das jedenfalls noch nie untergekommen. Siehe alter CPU Test hier auf CB: https://www.computerbase.de/2007-12/test-intel-core-2-extreme-qx9770-und-q9450/4/ Da steht unter Testsystem und Arbeitsspeicher: "2x 1024 MB DDR3-1600 OCZ Platinum (CL7-8-8-24, Dual-Channel)". Oder hat da CB etwa nachträglich die Werte geändert?

https://www.computerbase.de/forum/t...mmer-schlechter-werdenden-latenzzeit.1387424/
Die Hersteller hatten sich das Problem nur selber ins Haus geholt, durch die Angabe der viel zu hohen Fake-MHz, mussten sie auch viel zu hohe Fake-CL angeben.

Schon wieder dieser Thread. Da steht lediglich, dass (Extrembeispiele) DDR-400 mit CL2 10ns Zugriffszeit hat und DDR4-4800 mit CL24 ebenfalls 10ns Zugriffszeit hat. Ist ja auch richtig. Aber alle Zwischenschritte werden ignoriert. Was hat denn DDR3-1600 mit CL7 nach Deiner Logik für eine Zugriffszeit? Oder DDR3-1600 mit CL10?

Dabei wird dann auch klar, dass es keine Fake-CL von CL9 / CL10 oder CL11 geben kann, weil diese einer echten CL von CL2,25 / CL2,5 und CL2,75 entsprechen würde.
Somit "echte" CL-Werte, die nicht möglich sind.

Wieso nicht? CL9 bei DDR3-1600 heisst lediglich, dass es neun Taktzyklen dauert, bis wieder neu vom RAM geschrieben/gelesen werden kann. Warum Du Dich dermassen darin verbeisst, dass man den CL Wert durch irgendeinen Wert dividieren muss, bleibt mir verborgen.

Überprüft es am besten selber mit Benchmarks.

Bevor ich iwas überprüfe, will ich endlich Quellen sehen.

PS: schau dir mal den englischen Wiki-Eintrag an betreffend CAS Latency. Hier: http://en.wikipedia.org/wiki/CAS_latency Da steht, dass beispielsweise DDR3-1600 CL8 RAM fürs erste Schreiben 10ns benötigt, wie uns hier allen klar ist. DDR3 2133 CL9 RAM benötigt aber dafür lediglich 8.44ns, keinesfalls ebenso 10ns wie Du hier behauptest, im Gegenteil, die 8.44ns sind genau der Wert, der mit der Rechnung am Anfang vom Thread errechnet werden kann. Von angeblichen FAKE-CL-Werten ist im ganzen Wikieintrag nie die Rede... Ist der Wikieintrag nun falsch? Oder hast DU eventuell was nicht begriffen?

 

[Unlimited1980]

Wieso nicht? CL9 bei DDR3-1600 heisst lediglich, dass es neun Taktzyklen dauert, bis wieder neu vom RAM geschrieben/gelesen werden kann. Warum Du Dich dermassen darin verbeisst, dass man den CL Wert durch irgendeinen Wert dividieren muss, bleibt mir verborgen.

Das ist ja eben genau der Knackpunkt.
Daher verstehst du auch die anderen Angaben von mir vermutlich nicht.

CL9 ist eine Fake-CL9
Genauso wie 1600MHz Fake-MHz sind.

Der o.g. DDR3 1600 taktet real mit 200MHz, jeder Takt dauert dabei 5ns und daher dauert die Latenzzeit auch keine 9 Taktzyklen, sondern nur reale 2 Takte und somit 10ns.
Grund ist, dass der RAM real nur mit 200MHz taktet und nicht wie die Fake-MHz suggerieren mit 1600MHz.
Weil es halt Fake-Taktzyklen sind, kann auch kein RAM der Welt real eine CL9 haben bei einem realen Taktzyklus von nur 200MHz wäre dieser damit sehr langsam...
Jedoch: würde der RAM wirklich (was er ja nicht tut!) mit 1600MHz takten, so würde die Latenzzeit immer noch 10ns betragen, aber er würde dann entsprechend mehr Takte benötigen als 2 bzw. CL2, nämlich CL16, weil bei 1600Mhz ein Takt genau 0,625ns dauert und dies multipliziert mit CL16 genau wieder 10ns ergibt.
Bitte lies dir mal alles durch, auch die verlinkten Texte.
Ich habe das doch alles bereits geschrieben und werde es nicht 1000x wiederholen.

Für diese logischen Tatsachen, die jeder anhand einer Rechnung easy nachvollziehen kann, benötige ich genau so wenig einen Beweis oder Beweislink wie für die Tatsache, dass 1+1=2 ist.

Die Berechnung und ihr Weg ist ihr eigener Beweis bereits selber.
Wenn der RAM mit 200MHz taktet, berechne ich daraus eine Dauer pro Takt von 5ns.
Das IST einfach so und zwar berechneter Weise.

Jeder kann es nachrechnen, dafür brauchts keinen Beweis!
Bei einer CL2 hat man damit ganz einfach eine Zyklusdauer von 10ns errechnet.

Bitte lies dir alles nochmals durch.

PS: schau dir mal den englischen Wiki-Eintrag an betreffend CAS Latency. Hier: http://en.wikipedia.org/wiki/CAS_latency Da steht, dass beispielsweise DDR3-1600 CL8 RAM fürs erste Schreiben 10ns benötigt, wie uns hier allen klar ist. DDR3 2133 CL9 RAM benötigt aber dafür lediglich 8.44ns, keinesfalls ebenso 10ns wie Du hier behauptest, im Gegenteil, die 8.44ns sind genau der Wert, der mit der Rechnung am Anfang vom Thread errechnet werden kann. Von angeblichen FAKE-CL-Werten ist im ganzen Wikieintrag nie die Rede... Ist der Wikieintrag nun falsch? Oder hast DU eventuell was nicht begriffen?

Der von dir genannte DDR3 2133 CL9 RAM
taktet real mit 266,66Mhz,
jeder Takt dauert somit 3,75ns

Wenn er eine CL2 hat (welche Umgerechnet eine Fake-CL8 ist), ergibt sich daraus eine Zugriffzeit von 7,5ns
Eine Fake-CL9 kann er nicht haben, dies ist zwar mathematisch berechenbar, aber real nicht möglich.
Bitte lies dazu meinen obigen Text mit der TABELLE...
kurz gesagt eine Fake-CL9 würde einer "echten" CL2,25 entsprechen (hypothetisch würde sich damit eine Latenz von 2,25*3,75=8,4375 errechnen).

Es gibt aber real keine "halben Takte" oder gar "viertel Takte".
Genau so wenig, wie es viertel Bits geben kann.
Daher gibt es auch nur ganzzahlige "echte" CL.

Die nächste mögliche "echte" CL ist CL3 (entspricht Fake-CL12), somit 11,25ns.

Somit kann man von diesem Speicher (DDR3 2133 CL9 RAM) nur abraten, da er im System zwar eine Fake-CL9 einträgt, die Tools diese Fake-CL auch alle anzeigen, aaaaaaber diese aber vom System intern quasi "aufgerundet" wird und der Speicher genau so behandelt wird wie ein Speicher mit einer Fake-CL12, sprich er somit eine reale CL3 hat und somit erheblich schlechter performt, als ein gleich schneller Speicher (DDR3 2133 CL8 RAM), der eine reale CL2 hat und somit eine Fake-CL8...

Wie du siehst, der Unterschied zwischen (DDR3 2133 CL9 RAM) und (DDR3 2133 CL8 RAM) erscheint klein, jedoch ist er größer als gedacht...


Der von dir selber verlinkte wikiartikel beschreibt es ebenfalls so, wie ich

"Because the CAS latency is specified in clock cycles, and not transfer ticks (which occur on both the positive and negative edge of the clock), it is important to ensure it is the clock rate that is being used to compute CAS latency times, and not the doubled transfer rate."
http://en.wikipedia.org/wiki/CAS_latency

Ergänzung (26. November 2014)

Wenn die RAM Zugriffe so parallelisiert ist wie ich annehme, ist es durchaus möglich, dass dies eben KEINE FAKE CL sind, resp. die "echten" CL Zahlen zwar tatsächlich höher liegen aber dank dem parallelisierten Zugriff der RAM trotzdem so schnell ist, wie ein RAM ohne parallelisiertem Zugriff mit entsprechendem CL wäre.

Das klingt interessant und wäre eine Möglichkeit!
Wobei ich sagen muss, die Fake-CL-Werte sind genauso Fake, wie die Fake-MHz-Werte!
Aus der Erschaffung von Fake-Mhz-Werten folgt logisch die Erschaffung von Fake-CL-Werten, das ist nunmal so!
Vom Prinzip her das gleiche wie 1=10/10=100/100
Du kannst den Zähler nicht verändern, ohne auch den Nenner zu verändern, wenn das Ergebnis noch stimmen soll!
Du kannst keine Fake-Mhz in die Welt setzen, ohne auch eine um den selben Faktor vergrößerte Fake-CL als Ausgleich zu schaffen.

Ich werde dennoch deiner Idee dem mal nachgehen, weil es dadurch m.E. evtl. möglich sein könnte (auch wenn ich es nicht glaube), dass es vielleicht doch Bruchteile von realen CLs geben könnte, wie z.B. CL2,25, die nicht nur rechnerisch relevant sind, sondern auch praxisrelevant.... wobei ich muss sagen, es ist auch verdammt schwer zu diesem Thema tiefere Lektüre zu finden... ganz ehrlich, ich glaube intuitiv nicht an eine reale CL mit Bruchstücken von Takten.

Ergänzung (26. November 2014)

DAS habe ich begriffen und das macht auch Sinn. Warum aber ein RAM Baustein mit echten 266MHz auf CL3 zurückgreifen MUSS, ist mir weiterhin nicht klar...

Ahja, ich glaube ich habe jetzt verstanden, worauf du hinaus möchtest!
JAAA, also gut er muss natürlich nicht.
Wenn es sich um hochwertigen Speicher handelt, wird er natürlich auch 266MHz mit einer CL2 schaffen!

Aber wenn da schon beim Kauf eine Fake-CL9 auf der Packung steht, dann ist es klar, dass der Speicher keine reale CL2 schafft, sondern nur eine reale CL3 und damit schlechter performt als langsamer getakteteter Speicher mit einer CL2...

Ergänzung (26. November 2014)

Das ist doch Käse. Seit DDR3 im Handel ist, wird von CL8/9/10 Modulen gesprochen. Keine Ahnung, wo Du mal ein DDR3-1600 CL16 Modul gesehen hast, mir ist das jedenfalls noch nie untergekommen. Siehe alter CPU Test hier auf CB: https://www.computerbase.de/2007-12/test-intel-core-2-extreme-qx9770-und-q9450/4/ Da steht unter Testsystem und Arbeitsspeicher: "2x 1024 MB DDR3-1600 OCZ Platinum (CL7-8-8-24, Dual-Channel)". Oder hat da CB etwa nachträglich die Werte geändert?

Ja das ist es ja, was ich kritisiere.
Die Fake-MHz werden durch Multiplikation mit Faktor 8 errechnet, die zugehörigen Fake-CLs jedoch nur mit Faktor 4.

Das meine ich auch mit Intransparenz, denn nirgendwo wird erläutert, wieso sich die Hersteller herausnehmen die Sachlage so zu ihren Gunsten zu verzerren...
Jeder schreibt irgendeine CL hin, aber keiner erläutert, wie er drauf kommt.

Aber du hast auch recht, ich glaube die Zahlen waren schon immer so verzerrt... und ich weiß daher auch nicht, woher es kommt, dass man DDR4 2400, welches einen realen Takt von 300MHz hat mit einer Fake-CL16 angibt (welche reale CL mag dieser Angabe zugrunde liegen?), während man DDR3 2400 welches ebenfalls einen realen Takt von 300MHz hat mit einer Fake-CL10/11/12 angibt, welche sich ohnehin sämtlich ohne Unterschied auf eine etwas langsamere reale CL3 reduzieren würde und somit einen Teil des MHz-Vorteils von 2400 vs 1600 wieder zunichte macht.

Aber ja, 2400erter Module dürften trotz schlechterer CL3 etwas schneller sein, als 1600erter mit CL2.
Ich ergänze mal die Rechnung von etwas weiter oben aus dem Thread:

1600er: 200MHz, CL2, 10ns
1866er: 233MHz, CL3, 12,875ns
2400er: 300MHz, CL3, 10ns

1600er vs 1866er
Für einen geringen Vorteil (33MHz) muss letzterer eine -in Takten gemessen- 50% schlechtere CL in Kauf nehmen. Dies wird zwar teilweise kompensiert, da der Takt höher ist und ein Takt dadurch weniger lang braucht, als bei 200MHz-Speicher, aber der Nachteil durch die deutliche Erhöhung der echten CL (28,75%) ist unterm Strich größer, als der Vorteil durch die höhere Taktrate (16,5%).
Somit ist in diesem Bsp. der 1866-er Speicher ca. 12,25% langsam als der 1600erter.

1600er vs 2400er
Hier schauts schon ganz anders aus, was man auch gleich daran erkennen kann, dass die Latenzzeit trotz erhöhter CL3 immernoch bei 10ns verblieben ist!
Also genauso schnell, wie der 1600erter mit einer CL2!

Man hat also einen echten Vorteil von 100MHz, welcher 50% entspricht!
Man muss zwar eine -in Takten gemessen- 50% schlechtere CL in Kauf nehmen. Dies wird aber komplett kompensiert, da der Takt ebenfalls 50% höher ist und die Latenz dabei bei exakt 10ns verbleibt.

 

[AnkH]

Hmm, langsam verstehe ich, was Du meinst. Aber da Du konsequent Quellenangaben vermeidest, bleibt bei mir Skepsis über. Eventuell übersiehst Du ein kleines Detail, welches die Fake-CL Werte sofort in "reale" Werte konvertieren würde. Das mit dem parallelisierten Zugriff war nur so eine Idee meinerseits, es gibt sicher noch mehr Fakten betreffend RAM, die wir hier in unsere Überlegungen nicht einfliessen lassen.

Für mich persönlich ist es einfach widersinnig, dass Wikipedia auf zwei Nachkommastellen bei Nanosekunden genau die Zugriffszeiten listet, wenn diese Zeiten "Fake" sein sollen. Das hätte längst jemand korrigiert.

Klar, CL ist vom Takt abhängig. Aber wie Du ja sagst, je schneller der Takt, desto langsamer kann die CL sein und trotzdem bleibt die effektive Zugriffszeit dieselbe. DU hast es in Deinem Beispiel einfach so gerechnet und Dir diese Beispiele rausgesucht, die als Endresultat 10ns ergeben. Die Liste auf Wiki zeigt aber, dass es eine Vielzahl weiterer Module mit einer Vielzahl weiterer CL Angaben auf dem Markt gibt, die hast Du alle ignoriert.

Der DDR3 1600er RAM ist ein gutes Beispiel. Auf dem Markt sind CL8, CL9 und CL10 Modelle praktisch identisch im Preis. Nach Deiner "Logik" ist aber CL8 Speicher deutlich schneller als CL9 oder CL10 Speicher, da diese eigentlich CL12 sein müssten. Wieso zum Geier gibts dann CL9 und CL10? Macht doch keinen Sinn, "Fake-CL Werte" mit einem CL Unterschied zu verkaufen, wenn beide CL12 sein müssten? Und wieso MUSS man aufrunden, vielleicht sind die CL9 Speicher einfach etwas schlechtere Module aber ebenfalls mit CL2 am Anfang? Who knows?

Ich glaube, der Fehler Deiner Überlegung liegt hier begraben:

Der von dir genannte DDR3 2133 CL9 RAM
taktet real mit 266,66Mhz,
jeder Takt dauert somit 3,75ns

Wenn er eine CL2 hat (welche Umgerechnet eine Fake-CL8 ist), ergibt sich daraus eine Zugriffzeit von 7,5ns
Eine Fake-CL9 kann er nicht haben, dies ist zwar mathematisch berechenbar, aber real nicht möglich.
Bitte lies dazu meinen obigen Text mit der TABELLE...
kurz gesagt eine Fake-CL9 würde einer "echten" CL2,25 entsprechen (hypothetisch würde sich damit eine Latenz von 2,25*3,75=8,4375 errechnen).

Es gibt aber real keine "halben Takte" oder gar "viertel Takte".
Genau so wenig, wie es viertel Bits geben kann.
Daher gibt es auch nur ganzzahlige "echte" CL.

Was ich dauernd versuche zu erklären oder klarzustellen ist die Tatsache, dass Du hier eine Division in Deine Überlegungen einbeziehst, die meiner Meinung nach nicht nötig ist. CL9 bedeutet, es dauert neun Taktzyklen, bis der RAM wieder beschreibbar/lesbar ist. Warum Du konsequent dieses CL9 mit einem Faktor teilen willst, erschliesst sich mir weiterhin nicht. Erkläre mir doch mal die Bedeutungen von "Command Rate", IO-Takt und "Cycle Time", welche in den Wiki-Artikel beschrieben sind. Dort liegt nämlich iwo der Hase begraben, den wir beide hier nicht reproduzieren können. Warum listet der englische Wiki-Artikel eine Cycle-Time in Nanosekunden, welche vom halben Takt abhängig ist und NICHT so wie Du behauptest, vom geviertelten Takt? Ich glaube, Dein Überlegungsfehler ist die Tatsache, dass beim DDR RAM tatsächlich zwei Zugriffe parallel geschehen können, daher DDR. Somit sind die Grundtakte eben NICHT wie Du behauptest 200 oder 266MHz, sondern jeweils das Doppelte.

EDIT: ich glaube, ich habe den Überlegungsfehler gefunden: http://www.computerlexikon.com/begriff-cl2-und-cl3 Bei DDR wird die CL Angabe nicht so wie Du es beschreibst berechnet, sondern halbiert. Das heisst, ein CL9 Modul hat in der Realität CL18. So erklären sich die ungeraden CL Zahlen bestenst, wenn man die jeweils verdoppelt, gibts nie halbe, sondern immer ganze und gerade CL Zahlen.

EDIT: hier noch ein Link: http://en.wikipedia.org/wiki/DDR3_SDRAM Bei 2133MHz ist wie wir schon klar gestellt haben, der reale Speichertakt 266MHz. Das alleine würde also 3.75ns entsprechen für die Cycle Time. CAS Latency (CL) von 9 bedeutet also, dass man neun mal diese Cycletime abwarten muss, bis man eine erneute Operation durchführen kann. Diese Regel gilt aber NUR für SDRAM, nicht für DDR. Da DDR nun mit dem vierfachen Takt arbeiteitet (Zitat Wiki: with two transfers per cycle of a quadrupled clock signal). sind es eben nicht 9 Zyklen sondern (9/2)/2 Zyklen, die gewartet werden müssen. Und siehe da, 2.25 mal 3.75ns ergeben genau die 8.4ns, die überall angegeben werden. Und ja, halbe oder viertel Zyklen gibts eigentlich nicht, aber in dieser Rechnung sind so viele verdoppler, halbierer und viertel Rechnungen drin, dass man da schnell den Überblick verliert. Ignoriert man den "Double Data", sind es dann eben nicht mehr 9, sondern 18 Zyklen. Gleichzeitig muss man aber die korrigierte Taktfrequenz verwenden, sprich nicht mehr 1066MHz, sondern 2133MHz (da man ja "Double" ignoriert). Und mit 2133MHz und CL18 kommt man erneut auf 8.4ns.

Ergänzung (27. November 2014)

Der Übersicht halber nochmals als kurze Zusammenfassung:

1. DDR Speicher kann zwei Signale gleichzeitig verarbeiten gegenüber SDRAM.

2. DDR2 Speicher kann vier Signale gleichzeitig verarbeiten gegenüber SDRAM (http://de.wikipedia.org/wiki/DDR-SDRAM#DDR2-SDRAM). Zitat: "Beim DDR-SDRAM werden mit einem Read-Kommando (mindestens) zwei aufeinanderfolgende Adressen gelesen, bei DDR2-SDRAM vier, bedingt durch die Prefetch-Methode des jeweiligen Standards."

3. DDR3 Speicher kann acht Signale gleichzeitig verarbeiten. Zitat Wiki: "DDR3-SDRAM ist eine Weiterentwicklung des Konzeptes von DDR2-SDRAM, bei dem statt mit einem Vierfach-Prefetch (4 Bit) mit einem Achtfach-Prefetch (8 Bit) gearbeitet wird."

Das heisst, ein DDR3 RAM Modul mit 266MHz Takt kann gleichzeitig ACHT Signale verarbeiten. Verkauft wird er also als 2133MHz RAM, was nichts anderes bedeutet, als dass ein SDRAM Modul mit gleicher Leistung müsste mit 2133MHz arbeiten. Betreffend CL Zahlen verhält es sich nun so wie oben erläutert. CL9 hat das "Double-Data" schon eingerechnet und entspricht eigentlich CL18, es müssen also 18 Taktzyklen abgewartet werden. Bei 266MHz sind das also 67.6ns. Da nun aber eben nicht nur ein, sondern acht Singale parallel verarbeitet werden können, reduziert sich die effektive Latenzzeit auch um den Faktor 8. Das ergibt: 67.6ns / 8 = 8.4ns.

Fazit: der einzige Punkt wo getrickst wird ist bei der Einrechnung von "Double-Data" in die CL Angabe, damit die Werte nicht durch die Decke schiessen. Unlimited1980 hatte also grundsätzlich recht, aber hat die Übersicht über Divisionen und Multiplikationen verloren

 

[h00bi]

Sorry Herr Unlimited1980, aber du erzählst Mist. Du rechnest nämlich von der falschen Seite.
Die Latenzen werden nämlich in Zeit (Nanosekunden) definiert, nicht in Zyklen. Oder wenn mans ganz genau nimmt in MTB units basierend auf MTB Dividend und Divisor. Die MTB liegt bei DDR3 i.d.R. bei 0,125ns.

Die Angabe in Taktzyklen ist das Resultat aus Takt und Zeit, nicht umgekehrt.

Nehmen wir mal die Row Precharge Delay Time eines DDR3 1600 11-11-11-28. Die Definition erfolgt nicht als 11 Zyklen sondern als 13,125ns. 11 Zyklen basieren auf der tCKmin wären eigentlich 13,75ns. Definiert wird aber explizit 13,125ns (bzw. 105 MTB units von je 0,125ns) um das Modul downbin kompatibel zu halten.

 

[Unlimited1980]

Sorry Herr Unlimited1980, aber du erzählst Mist.

Nananana... immer schön sachlich bleiben Herr h00bi!!
Mist erzählt einzig der, der "Mist" erzählt.

Du rechnest nämlich von der falschen Seite.
Die Latenzen werden nämlich in Zeit (Nanosekunden) definiert, nicht in Zyklen. Oder wenn mans ganz genau nimmt in MTB units basierend auf MTB Dividend und Divisor. Die MTB liegt bei DDR3 i.d.R. bei 0,125ns.

Die Angabe in Taktzyklen ist das Resultat aus Takt und Zeit, nicht umgekehrt.

Da stimme ich dir noch (fast) völlig zu, und das widerspricht auch nichts von dem, was ich geschrieben habe!

Mit einer Ergänzung!
Die Abhängigkeit von Takt und Zeit ist WECHSELSEITIG!
Sprich die Abhängigkeit geht nicht nur in eine Richtung, sondern Takt hängt an der Zeit und die Zeit hängt am Takt.
Einseitige Abhängigkeit gibt es nicht.
Was für dich der Unterschied zwischen Takt und Taktzyklus sein soll, wird mir allerdings auch nicht klar.

Ab hier wirds aber wirklich komisch, v.A. überdenke bitte nochmal deine Behauptung, 11 Zyklen wären 13.125ns lang... noway!!

Nehmen wir mal die Row Precharge Delay Time eines DDR3 1600 11-11-11-28. Die Definition erfolgt nicht als 11 Zyklen sondern als 13,125ns. 11 Zyklen basieren auf der tCKmin wären eigentlich 13,75ns. Definiert wird aber explizit 13,125ns (bzw. 105 MTB units von je 0,125ns) um das Modul downbin kompatibel zu halten.

Jetzt muss ich aber schon sagen, es kommt mir vor, als wärst ja wohl eher du der, der das Pferd von hinten aufzäumt...



Denn in erster Linie wird sämtliches Timing des Speichers durch den Takt des Speicher bestimmt.
U.A. genau deswegen gibt es ja erst überhaupt einen Takt...
Und der Takt bei DDR3 1600 liegt fest bei 200MHz und somit 5ns pro Takt.
Die Taktdauer von 5ns, das ist eine physikalische/mathematische Gesetzmäßigkeit, da kann auch ein Herr h00bi nichts dran wackeln.

Klar kann man dahinter noch eine Matrix aus MTBs legen, aber dennoch verbleibt fest bestehen: zuerst wird die Taktrate des RAMs festgelegt und daran richtet sich alles andere aus.
Ob ich jetzt die Länge eines Taktes in der Form 5ns oder 40 MTB units angebe ist doch völlig wurscht!

Der Takt ist quasi das Gerüst, was steht und woran sich eigentlich alle anderen Timingparameter orientieren müssen.

Also, wie man sieht:
1. dass mit den 13,125ns kann nicht hinkommen, weil es kein Vielfaches der Taktlänge von 5ns ist, somit müsste der Speicher immer irgendwo mitten im Takt unterbrechen, bzw. die Zeit bis zum nächsten Takt (15ns) ungenutzt verstreichen lassen... ok, damit wäre 13.125 nicht ganz unrealistisch, aber auch nicht ehrlich, weil es in Wirklichkeit 15ns entsprechen würde, weil erst bei t=15ns der nächste Takt einsetzt.
Sprich der Speicher, selbst wenn er nach 13.125ns fertig wäre, müsste dann noch bis t=15ns tatenlos warten.
Der Speicher muss seine Takte schon konsequent "durchziehen" und kann nicht einfach bei t=13.125ns mitten im Takt stoppen und dann "versetzt" einfach einen neuen Taktzyklus von vorne anfangen!
Das meine ich ja auch eben mit dem "Aufrunden" auf volle Taktzyklen!

2. 11 Zyklen Latenzzeit würden einer Zeit von 11x5ns entsprechen, also insgesamt 55ns
Also das kann nicht stimmen.
Ich kenne deinen Fehler, finde ihn jedoch bitte selber...



Anmerkung: M.E. realistischer erscheint mir eine echte CL3 (15ns) des Speichers, bzw. eine Fake-CL12, die vom Hersteller auf eine CL11 beschönigt wurde. Kein wirklich performanter Speicher.

Erklärung:
Ob ich bei einem Speicher mit 5ns Taktzykluszeit eine Latenzzeit von 11ns, 12ns, 13ns, 14ns oder 15ns angebe ist egal!
Denn real beträgt die Latenz bei allen o.g. Speichern (11ns-15ns) immer 15ns, weil erst dort wieder der neue Takt startet.
Sprich der Speicher mit 11ns Latenzzeit kann seinen Vorsprung nicht nutzen, sondern muss halt 4ns warten, während der 14ns-Speicher nur 1ns warten muss und der 15ns-Speicher gar nicht warten muss.
Ich gehe sogar noch weiter zu behaupten, dass die Hersteller oft genug einzig aus Marketingzwecken für ihren 15ns-Speicher (CL3) zu gute Wert angeben, die nicht stimmen (wie z.B. 11ns bzw.CL9), aber dann doch wieder stimmen, weil sie ja eh nach oben gerundet werden müssen (auf 15ns/CL12)

Real schneller ist nur ein Speicher der 10ns Latenzzeit (echte CL2) hat und damit das nächste kleinere Vielfache der Taktrate (5ns), bzw das nächstkleinere Ganzzahlige "echte" CL erreicht (von CL3 verbessert nach CL2)
Es gibt in Takten gemessen eben nur Ganzzahlige "echte" CL, und daher macht eine Fake-CL-Angabe von 11 nicht wirklich Sinn, weil sie einer "echten" CL2,75 entpräche, welche man ohnehin auf eine "echte" CL3 bzw Fake-CL12 aufrunden müsste.

======>>>> EINFACH ERKLÄRT!!!
Bildlich erklärt:
Es ist wie wenn ich zur Bahn renne.... wenn ich um 13,125 Minuten nach der vollen Stunde am Bahnsteig bin, ist das zwar schön, aber ich kann dennoch nicht sofort einsteigen und losfahren und von meiner früheren Anwesenheit profitieren, wenn der Zug erst um 15 nach fährt, weil er nämlich --uhuuuu, Wortspiel!-- so *g*e*t*a*k*t*e*t* ist , dass er alle 5 Minuten fährt.
Unser Szenario sieht so aus, dass die Bahn um 10 nach gefahren ist und die nächste erst um 15 nach fährt.
Wenn ich renne und um 11 nach am Bahnsteig bin, komme ich auch dann nicht schneller zum Ziel, als jemand der nicht rennt und erst pünktlich um 15 nach ankommt und die Bahn gerade so erwischt.

Beeile ich mich jedoch genug und bekomme die Bahn um 10 nach, so habe ich ggü dem der erst um 11 nach kommt keinen Vorsprung von nur 1 Minute, sondern von ganzen 5 Minuten, da der zwar nur 1 Minute nach mir ankam, aber dennoch auf den zug 5min nach mir warten muss!

Genau das gleiche ists beim Speicher.
Fake-CL8 (echte CL2) ist i.d. Regel doch deutlich mehr schneller als der CL1-Unterschied zu Fake-CL9 erwarten lassen würde.
Weil CL9 (echte CL3) real nicht schneller ist als CL12 (ebenfalls echte CL3).
Bzw. andersherum formuliert:
Weil CL9 (echte CL3) real genau so lahmarschig ist wie CL12 (ebenfalls echte CL3).

Das hängt alles damit zusammen, dass Fake-Cl halt ein Fake und Schrott ist.
Alles was zählt sind die "echten" CL und die "echten" Mhz und die "echten" Latenzzeiten.
Und die sind bei DDR3 meist CL2 (10ns) oder CL3 (15ns).
Dazwischen gibts nichts, außer FAKE!

De Facto gibts bei DDR3 also nur 2 Latenzen
=> "gibts nicht":CL1 bzw. Fake-CL1-4
=> "normal": CL2 bzw. Fake-CL5-8
=> "kacke": CL3 bzw. Fake-CL9-12

CL3 bzw. Fake-CL9-12 haben meist die schnell getakteten Speicher, weswegen sie auch nicht so viel schneller sind, wie man erwarten würde. Im Gegenteil: weil sie eine verdammt nochmal 50% schlechtere Zugriffszeit (CL3/CL2) haben, sind sie oft sogar langsamer als langsamer getaktete Speicher!


Goldene Regel:
50% höhere Zugriffszeit gg. höhere Takte zu tauschen lohnt sich derzeit meist noch nicht.
Kauft euch daher einfach den am schnellsten getakteten CL2/Fake-CL8-Speicher, den ihr bekommen könnt und ihr werdet sehr gut fahren, alles andere macht finanziell und effizienztechnisch keinen/kaum noch Sinn.
Ganz einfach.
Punkt.

Naja nicht ganz.
Bei DDR4 wird einiges anders.

Das erste Mal seit 20 Jahren durchbrechen wir die 200MHz-Grenze bei Speicher deutlich nach oben!
Bei DDR4 und Speichertakten von teilweise über 300MHz sind erstmals CL3 genauso schnell wie bislang CL2 bei 200MHz (10ns) und später bei 400MHz ist dann sogar CL4 "salonfähig" und keineswegs unterlegen ggü. CL2 bei 200MHz.



P.S.:
hier stand quark

 

[AnkH]

Sag mal, liest Du eigentlich auch oder buchstabierst Du nur?

Und der Takt bei DDR3 1600 liegt fest bei 200MHz und somit 5ns pro Takt.
Die Taktdauer von 5ns, das ist eine physikalische/mathematische Gesetzmäßigkeit, da kann auch ein Herr h00bi nichts dran wackeln.

Das wissen wir jetzt langsam. Nur, hättest Du meinen Post gelsen, müsste Dir auch endlich aufgefallen sein, dass der "Witz" von DDR3 RAM ist, im Vergleich zu SDRAM acht Befehle GLEICHZEITIG verarbeiten zu können und dass der "Fake" CL eben nicht wie Du es sagst vom Faktor 4 abhängt, sondern einfach halbiert wurde, damit die Zahlen nicht zu gross werden (es wurde also faktisch das "Double Data" bereits mit eingerechnet).

Rechnen wir also mal, was der 08/15 RAM mit 1600MHz und CL8 für Zeiten hat: 200MHz Grundtakt, acht Befehle gleichzeitig und 16 Zyklen "Pause". Gibt? Oh Wunder, 10ns. Hat er 20 Zyklen "Pause" (also CL10), so sind es eben nicht 10ns, sondern 12ns. Da ist weder was krumm, noch gibts ungerade Zahlen, Zyklen oder was auch immer Einzig die CL-Zahl muss man verdoppeln, und schon sind halbe Zyklen, viertel Zyklen oder was Du auch immer phantasierst, erledigt.

Nun nochmals DDR3 2133MHz mit CL9: 266MHz Grundtakt, acht Befehle gleichzeitig und 18 Zyklen "Pause". Ergibt? Huch, Überraschung, exakt die 8.4ns, die auch überall angegeben und beschrieben werden.

2. 11 Zyklen Latenzzeit würden einer Zeit von 11x5ns entsprechen, also insgesamt 55ns
Also das kann nicht stimmen.
Ich kenne deinen Fehler, finde ihn jedoch bitte selber...

Finde DU ihn doch erst mal. 55ns stimmen rein rechnerisch schon, aber da acht Befehle gleichzeitig ausgeführt werden, sind es eben nicht 55ns, sondern nur 55/8 = 6.875ns. Du hast einfach noch nicht begriffen, dass man mit dem geeigneten Multiplikator JEDE Zahl wieder ganzzahlig machen kann, und Dir ist nicht aufgefallen, dass jede von Dir genannte Bruchzahl mit acht multipliziert wieder eine gerade Zahl ergibt. Beispiel "13.125ns geht nicht". Rechne mal acht... Gibt, oh Wunder, erstens eine gerade Zahl (105) und erst noch eine, die durch Deine 5ns geteilt werden kann

FAZIT:

Das hängt alles damit zusammen, dass Fake-Cl halt ein Fake und Schrott ist.
Alles was zählt sind die "echten" CL und die "echten" Mhz und die "echten" Latenzzeiten.
Und die sind bei DDR3 meist CL2 (10ns) oder CL3 (15ns).
Dazwischen gibts nichts, außer FAKE!

De Facto gibts bei DDR3 also nur 2 Latenzen
=> "gibts nicht":CL1 bzw. Fake-CL1-4
=> "normal": CL2 bzw. Fake-CL5-8
=> "kacke": CL3 bzw. Fake-CL9-12

CL3 bzw. Fake-CL9-12 haben meist die schnell getakteten Speicher, weswegen sie auch nicht so viel schneller sind, wie man erwarten würde. Im Gegenteil: weil sie eine verdammt nochmal 50% schlechtere Zugriffszeit (CL3/CL2) haben, sind sie oft sogar langsamer als langsamer getaktete Speicher!

Ist völliger Blödsinn, da hier die Regeln für SDRAM auf DDR3 RAM angewendet werden.

 

[Unlimited1980]

Das wissen wir jetzt langsam. Nur, hättest Du meinen Post gelsen, müsste Dir auch endlich aufgefallen sein, dass der "Witz" von DDR3 RAM ist, im Vergleich zu SDRAM acht Befehle GLEICHZEITIG verarbeiten zu können und dass der "Fake" CL eben nicht wie Du es sagst vom Faktor 4 abhängt, sondern einfach halbiert wurde, damit die Zahlen nicht zu gross werden (es wurde also faktisch das "Double Data" bereits mit eingerechnet).

Sehr richtig erkannt!

Juchuuu, so langsam fruchtet meine Texterei ja doch ein bischen!

Der Umstand, dass ein Prefetchfaktor von 2 im Bus integriert ist, wäre eine schöne Erklärung, warum die Hersteller das Fake-CL nur mit einem Faktor 4 berechnen, das habe ich mir auch bereits überlegt.
Ich kenne die wahre Begründung ja nicht, weswegen die Hersteller meinen sich erlauben zu können, die Fake-MHz um den Faktor 8 erhöhen, aber die Fake-CL nur um den Faktor 4.

Wie auch immer sie es begründen, irgendeinen Fakegrund müssen sie ja vorschieben!
So wie damals Bush, als er i.d. Irakkrieg zog...
Es ist auch egal, weil jeder logisch denkende Mensch sofort den Täuschungsversuch dahinter erkennt!

Bei der Berechnung der Fake-MHz wird bekannterweise folgendermaßen gerechnet , zb.B. bei unserem DDR3-1600-Bsp:
"echte" MHz (200Mhz) * Prefetchfaktor (8) = 1600Mhz

Somit müsste man, wenn man "ehrlich" vorgehen würde, bei der CL ebenso rechnen:

"echte" CL (2) * Prefetchfaktor (8) = CL16


Man bastelt sich aber vermutlich aus dem Umstand der anders gearteten Faktor-Verteilung im Bus eine fadenscheinige Begründung, um bei der Fake-CL nur mit dem Faktor 4 rechnen zu müssen, damit die Fake-CL-Zahlen nicht so hoch ausschauen.
Real ist die CL jedoch unverändert.

So berechnet sich die Geschwindigkeit des Busses:
"echte" MHz RAM (200Mhz) * 4 = "echte" MHz Bus (800Mhz)

Also, angenommen, sie würden als Fakegrund vorschieben, dass der Bus 4x so schnell getaktet ist wie der RAM, dann wäre das dennoch inkonsistent gedacht, weil man dabei ja den Prefetchfaktor von 2 "geschickt" unter den Tisch fallen lässt, während man zur Berechnung der Fake-MHz den vollen Prefetch von 8 ansetzt.
Daher ist man alleine mit der obigen Rechnung noch nicht fertig! Denn auch im Bus gibt es einen Prefetch!
Und zwar mit einem Prefetchfaktor von 2:
"echte" MHz Bus (800Mhz) * Prefetchfaktor (2) = 1600Mhz

Diesen müsste man ebenfalls i.d. Fake-CL einrechnen, da man dies ja auch bei der Berechnung der Fake-MHz getan hat.
Man lässt es einfach weg!
Das ist aber geschummelt.
Wie auch immer, zur Berechnung der Fake-CL muss man ohnehin nicht den Umweg über den Bus gehen.
Wenn man es korrekt berechnet, wendet man bei der Berechnung der Fake-CL einfach den selben Multiplikationsfaktor an, wie bei der Berechnung der Fake-MHz, nämlich ==> 8!
Den Umweg über den Bus muss man m.E. eh nur gehen, wenn man den Versuch unternimmt, alles möglichst kompliziert zu gestalten, damit man seinen Täuschungsversuch besser verschleiern kann!

Wenn die Hersteller schon in so offensichtlichen Zusammenhängen täuschen, will ich gar nicht wissen, wie sie in weniger offensichtlichen Zusammenhängen vorgehen.
Ich finde das ziemlich übel, in meinen Augen ist das skandalös, mit welcher Arrognaz man hier m.E. als Kunde verarscht und für dumm verkauft wird und ich wäre stark dafür, diesen ganzen Umstand endlich mal i.d. öffentliche Diskussion zu bringen.

Wenn ich mal etwas Zeit und Lust habe, werde ich dazu sicher irgendwann einemal eine englischsprachige kleine Website ins Netz stellen, um diesen üble jahrzehntelange Täuschung endlich mal zu busten.
Allein schon, es wäre interessant zu sehen, auf welche Weise die Speicherhersteller dann versuchen würden gegen mich vorzugehen.

hier nochmal ein kleines bildhaftes Beispiel:
Wenn ich aus irgendeinem Grund, vermutlich um besser Marketing betreiben zu können, die PS-Zahl eines Autos mit dem Faktor 8 multiplizieren würde, den Benzinverbrauch aber nur mit dem Faktor 4, das würde vom Prinzip in etwa dem selben Vorgehen entsprechen, wie dem der Speicherhersteller.

An diesem anschaulichen Beispiel aus dem Alltag wird hoffentlich den meisten dann auch klar, wie verwerflich das ist, was die Speicherhersteller hier seit Jahren machen.

Fake-MHz-Vorteile übertrieben groß darstellen, Fake-CL-Nachteile übertrieben klein darstellen.

Rechnen wir also mal, was der 08/15 RAM mit 1600MHz und CL8 für Zeiten hat: 200MHz Grundtakt, acht Befehle gleichzeitig und 16 Zyklen "Pause". Gibt? Oh Wunder, 10ns. Hat er 20 Zyklen "Pause" (also CL10), so sind es eben nicht 10ns, sondern 12ns. Da ist weder was krumm, noch gibts ungerade Zahlen, Zyklen oder was auch immer Einzig die CL-Zahl muss man verdoppeln, und schon sind halbe Zyklen, viertel Zyklen oder was Du auch immer phantasierst, erledigt.

Nun nochmals DDR3 2133MHz mit CL9: 266MHz Grundtakt, acht Befehle gleichzeitig und 18 Zyklen "Pause". Ergibt? Huch, Überraschung, exakt die 8.4ns, die auch überall angegeben und beschrieben werden.

Dass du meinen Gedankengang mit der "Pause" in deinen Text einbaust und weiterführst, finde ich echt toll!



Ich freue mich ehrlich sehr, dass wir hier eine Diskussion auf eine hohen, objektiven und intellektuell nicht ganz niedrigen Level entwicklen!

Jedoch würde ich gerne eine Anmerkung anbringen.... Der Trugschluss, dem du hier unterliegst ist weiterhin, dass du dem RAM "echte" 1600 unterstellst.
Ich habe es ja mit meinem Bahnbeispiel ganz gut gezeigt.

Der RAM hat nur 200MHz und damit eine Taktzykluszeit von 5ns.
Bei einer CL2 kommen somit alle 10ns die Daten an.

Aber... alle 10ns kommen halt 8 Datenpakete an.
Jedoch: Quasi-gleichzeitig!
Sprich im Bahnbeispiel die Bahn kommt alle 10Minuten und es steigen jedesmal 8 Leute aus/ein.

Also das mit deinen 16 Zyklen stimmt nicht so ganz.
Es sind in 10ns genau 2 Zyklen@200MHz, weil der RAM ja gar nicht schnell genug taktet, um innerhalb von 10ns 16 Zyklen zu durchlaufen, weil er halt einfach real keine 1600MHz hat sondern nur 200Mhz.

Ich habe Sorge, dass ich es jetzt womöglich etwas zu kompliziert mache, wenn ich hier anmerke, dass die 8 Datenpakete real schon nacheinander ankommen.
Allerdings in so kurzen Abständen, dass sie erst wieder -bildlich gesprochen- in die Bahn einsteigen können, wenn die nächste Bahn kommt... sprich wenn der nächste Taktzyklus beginnt.
Wer früher am Bahnsteig ist, kann nicht von seiner früheren Anweseheit profitieren...

Das liegt daran, dass ein Takt wie eine Welle aufgebaut ist und an 8 definierten Punkten dieser Welle einen Datenbit mit sich trägt.
Die Welle kommt natürlich Stück für Stück an.

Allerdings kann man diese Unterteilung des Taktes in diese 8 Wellenpunkte, die die Daten tragen, nicht einfach mit einem 8x schnelleren Takt gleich setzen, weil das würde ja bedeuten, dass der Speicher nach jedem Takt die Daten weiterverarbeiten können müsste.
Sprich, die 8 Wellenpunkte sind einfach die 8 Wellenpunkte, diese liegen i.d. Hierarchie eine Stufe unterhalb des Taktes und sind keineswegs gleichzusetzen mit dem Takt, denn nur der Takt ist der Takt.
Der Speicher kann somit auch die 8 Datenbits, die über die 8 Wellenpunkte eines Taktes angekommen sind erst weiterverarbeiten, wenn der komplette 5ns - Takt abgeschlossen ist, sprich alle 8 Datenpakete angekommen sind und dann ein NEUER Taktzyklus startet.

In das Bahnbild übersetzt würde es sich z.B. so darstellen:
Im Zug reisen 8 Fahrgäste, diese können aber nicht gleichzeitig aussteigen, sondern sie rutschen auf einer wellenförmigen Rutsche immer nur einer nach dem anderen aus der Türe.
Man braucht somit einen Takt, dass alle ausgestiegen sind und auf dem Bahnsteige stehen (Zwischenspeicher) und einen weiteren, bis alle auf einer weiteren wellenförmigen Rutsche in den nächsten Zug eingesteigen sind.
Ergibt zusammen 2 Takte, bzw. CL2.
Es kann auch keine Zwischentakte geben, da der nächste Zug ohnehin erst nach Ablauf von t=CL2 losfährt.

Das erklärt m.E. auch sehr gut, warum es bei der derzeitigen Organisationsform von RAM keinen RAM mit einer CL1 geben kann.
Denn die Daten müssen immer erst in einem Buffer gesammelt und Zwischengespeichert werden, bis der nächste Zyklus beginnt.
Dieser kann aber erst beginnen, wenn alle Daten angekommen sind, also CL2.
Ein zeitlich überlappendes Lesen/Schreiben wäre mir jedenfalls nicht bekannt.
Ich meine hiermit, dass der erste der 8 Wellenpunkte bereits i.d. nächsten Takt geschrieben wird, während der letzte der 8 Wellenpunkte noch vom letzten Takt im Buffer ankommt... das wäre nämlich CL1.

Zum besseren Verständnis hilft immer eine abgrenzende Fallanalyse:
CL0 hingegen wäre, wenn die Wellenpunkte ohne Buffering und komplett ohne Zeitverzögerung weitergereicht würden.
Sprich -bildlich gesprochen- wenn die Fahrgäste völlig ohne einen Bahnsteig zu berühren einfach quasi in einen anderen Zug teleportiert würden.
Die Züge müssten so nie anhalten.
Es würde keine Zeit für das Umsteigen benötigt und es würde auch keine Zeit mit Warten am Bahnsteig verschwendet.
Das wird es sicher noch für lange Zeit nicht geben, ist aber nicht komplett undenkbar=> Quantenspeicher in einem Quantencomputer würden vermutlich genau auf diese Weise arbeiten.
Natürlich nicht mit Beamen!
Das wäre nur in unserem bildhaften Bahn-Beispiel so, in der Realität des Quantenspeicher würde stattdessen die Quantenverschränkung dem bildhaften "Beamen" entsprechen.

CL1 hingegen wäre tatsächlich mit einer Anpassung der jetzigen Speichertechnologie machbar!
CL1 wäre bildlich gesprochen, wenn der Fahrgast am Bahnhof ankommen würde und gleich ohne Wartezeit zu jedem Zeitpunkt sofort am ggü. liegenden Gleis i.d. nächsten Zug einsteigen könnte, der auch sofort losfahren würde. Es würde keine Wartezeit geben, einzig die Zeit für den Umstieg würde verstreichen (CL1).
Zum kompletten Verständnis müssen wir hier das Bild erweitern:
Es gibt quasi keine kompletten Züge mehr aus denen 8 Fahrgäste quasi-gleichzeitig aussteigen, sondern jeder Fahrgast hat sein eigenes Abteil, welches jeweils autonom mit nur einem Fahrgast fährt.
Aus diesem Abteil, bzw. Ein-Mann-Zug steigt der Fahrgast dann aus und wechselt gleich in sein eigenes Abteil auf dem nächsten Bahnsteig, welches auch sogleich losfährt, ohne dass er warten muss, bis die anderen 7 Fahrgäste angekommen sind.

Bitte verwechselt das von mir genannte "Überlappen" jetzt nicht mit dem bereits existierenden, ähnlich klingenden Begriff des "Interleaving", bzw. mit dem überlappenden Schreiben in verschiedene Speicherbänke, die in verschiedenen "interleaved" Steckplätzen sitzen... das ist etwas Anderes...

Finde DU ihn doch erst mal. 55ns stimmen rein rechnerisch schon, aber da acht Befehle gleichzeitig ausgeführt werden, sind es eben nicht 55ns, sondern nur 55/8 = 6.875ns. Du hast einfach noch nicht begriffen, dass man mit dem geeigneten Multiplikator JEDE Zahl wieder ganzzahlig machen kann, und Dir ist nicht aufgefallen, dass jede von Dir genannte Bruchzahl mit acht multipliziert wieder eine gerade Zahl ergibt. Beispiel "13.125ns geht nicht". Rechne mal acht... Gibt, oh Wunder, erstens eine gerade Zahl (105) und erst noch eine, die durch Deine 5ns geteilt werden kann

Ja eben das war der Fehler, du hast ihn ja gefunden.
Aber du musst schon mit den "echten" MHz rechnen und mit der "echten" CL und nicht mit Werten, die der Speicher real nicht hat!
Es ist einfach Schwachsinn mit 1600MHz zu rechnen, wenn der Speicher nur mit 200MHz taktet.
Daher ists genau der gleich Schwachsinn mit einer Fake-CL zu rechnen, die der Speicher real ebenfalls nicht hat.

Möglich ist das Rechnen mit den Fakewerten zwar, aber wie ich bereits sagte:
Nenne mir bitte einen Grund, weswegen man mit den Fakewerten bzw. den willkürlich hohcgepushten Marketingwerten der Hersteller kompliziert herumrechnen/umrechnen sollte, wenn man es mit den "echten" Werten viel anschaulicher und unkomplizierter völlig ohne Umrechnungsfaktoren tun kann!
Dabei kommt man auch nicht zu i.d. Realität nicht existierenden Zwischenwerten.

Ich meine eben mit der "echten" CL3 rechnen und nicht mit der Fake-CL9/10/11/12, dann kommt man auch auf die richtigen Werte.
Nämlich 3x5ns=15ns
Bez. wie ich oben erläutert habe, der von dir genannte Wert von 13.125 ist ohnehin nicht praxisnah und muss intern aufgrund der Taktstruktur auf 15ns aufgerundet werden.

Die Fake-CL-Werte führen einen hier nur i.d. Irre... allein schon, weil die Hersteller sie -wie ich vermute- in Täuschungsabsicht um den Faktor 2 zu klein angeben!

 

[AnkH]

Ich warte weiterhin auf Quellenangaben, welche den von mir zitierten Quellen widersprechen. Es würde mir schon ausreichen, wenn iwo stehen würde, dass DDR3 2133MHz RAM mit CL9 nicht wie ÜBERALL erklärt, wie ÜBERALL geschrieben und wie in meinem Beispiel ganz einfach erläutert NICHT mit 8.4ns Latenz arbeitet. Solange Du mir das nicht bieten kannst, ist Deine Erklärung leeres Geschwätz, tut mir leid, das so deutlich zu sagen.

Letzter Versuch: CL9 bedeutet, dass der RAM neun Zyklen warten muss, bis er wieder beschrieben werden kann. Bei DDR RAM entsprechen die CL9 eben CL18, wie in dem von mir verlinkten Beitrag ersichtlich wird. Da ist also CL9 "Fake", wie Du es sagst, aber nicht so, wie Du es berechnest. Und nochmals, mit einer Verdoppelung wird JEDE ungerade CL-Zahl wieder gerade, sprich der von Dir erwähnte "Fehler" mit halben Zyklen ist so aus dem Weg geräumt. Zweitens: jede von Dir kritisierte und als "unmöglich" abgestempelte Dezimalzahl bei den CL-Werten ist immer eine Zahl, welche mit ACHT multipliziert a) eine Zahl gibt, die ganz und gerade ist und b) eine Zahl gibt, die durch den CL Wert der Grundtaktfrequenz dividierbar wird.

Ergo ist 2133MHz mit CL9 kein Hirngespinst, sondern lediglich 2133MHz mit CL18. Wenn Du dem widersprichst, will ich endlich BEWEISE sehen, dass die 8.4ns falsch sind.

Dein Fehler ist, dass Du den RAM als starre Einzeleinheit betrachtest. Aber auf jedem RAM sind mehrere Chips, welche GLEICHZEITIG oder UNTERSCHIEDLICH angesprochen werden können. Dein Beispiel von den ABSOLUTEN Pausen gilt nur dann, wenn der RAM nur einen einzigen Baustein hätte, der beschrieben oder gelesen werden könnte. Dem ist aber nicht so.

 

[Unlimited1980]

Ist völliger Blödsinn, da hier die Regeln für SDRAM auf DDR3 RAM angewendet werden.

An der Stelle möchte ich dich bitte, und nicht beleidigend zu werden.

Darüber hinaus ist heute üblicher DDR-SDRAM nichts anderes als SDRAM mit einer Erweiterung namens Prefetch.
Sprich DDR-SDRAM ist (eine Unterform von) SDRAM!
Genauso, wie DDR2-SDRAM, DDR3-SDRAM und DDR4-SDRAM auch SDRAM ist!

Somit ergibt dein Satz überhaupt keinen Sinn.
Was du schreibst entspricht somit exakt dem, was du mir unterstellst.

Zum Verständnis hier dein Satz sinngemäß umformuliert:

"Ist völliger Blödsinn, da hier die Regeln für **Autos** auf **Autos mit doppelt so großen Kofferraum** angewendet werden."
oder
"Ist völliger Blödsinn, da hier die Regeln für **Bäume** auf **Eichen** angewendet werden."
oder
"Ist völliger Blödsinn, da hier die Regeln für **Flüssigkeiten** auf **Wasser** angewendet werden."

ergibt genauso wenig Sinn wie dein
"Ist völliger Blödsinn, da hier die Regeln für SDRAM auf DDR3 RAM angewendet werden."
Wobei dein Satz sogar doppelt falsch ist, weil es korrekt formuliert sogar heißen müsste:
"Ist völliger Blödsinn, da hier die Regeln für SDRAM auf DDR3 SDRAM angewendet werden."

Ich hoffe, du versteht diese Abstraktion.

Was ich sagen will:
Im Endeffekt unterscheiden sich rein prinzipiell SDRAM und DDR-SDRAM nur an wenigen Punkten.
Aleine schon die Namensgebung spricht Bände...

Nagel mich nicht drauf fest, aber da DDR-SDRAM nur eine Erweiterung von SDRAM ist, müssten sogar theor. alle Regeln die für SDRAM gelten auch für DDR-SDRAM gelten, nur dass für DDR-SDRAM zusätzliche Regeln gelten, die es bei SDRAM noch nicht gab.

Ergänzung (28. November 2014)

Ich warte weiterhin auf Quellenangaben... Ergo ist 2133MHz mit CL9 kein Hirngespinst, sondern lediglich 2133MHz ....

Die Erkenntnis, dass heutiger Speicher eben einen deutlich geringeren Takt hat, als die meisten denken ist Grundvoraussetzung für das Verständnis der restlichen Zusammenhänge.
Nicht einmal die Hersteller selber wagen es zu behaupten, ihr Speicher hätte 2133MHz Takt!
Das eigentliche Hirngespinst sind die 8-fach zu hohen MHz-Zahlen, die in den Köpfen aller herumgeistern!!

Aber dass du es scheinbar nicht begreifen kannst oder willst, dafür spricht der Umstand, dass du weiterhin hartnäckig von Speicher mit 2133MHz schreibst!
Ich mache mich hier nicht zum Affen für dich.

Bitte suche es dir selber heraus.

Du findest es überall im Internet, dass es auf der ganzen Welt keinen Speicher mit einem Speichertakt von 2133MHz gibt, sondern dass dieser real nur 266,66 MHz hat.
Wenn man aber mit den falschen MHz-Werten rechnet, wird jede weitere Berechnung auch hinfällig, weil sie zu falschen Ergebnissen führt.

Sobald man mal mit den richtigen "echten" Werten rechnet, ergibt/berechnet der Rest (CL/Zugriffszeit/etc.) sich durch logische Überlegung von selber.
Wie gesagt, für logische Rechenwege bedarf es keiner Quellenangaben.
Genauso wenig wie es für 1+1=2 keiner Quellenangabe bedarf.
Nach einer Quellenangabe für solche logische Rechnungen verlangen nur Leute, die es nicht verstanden haben.

P.S.:
Ich war etwas übertrieben hart.
Weil du ja auch einfach ein paar Böcke geschossen hast, die einfach gar nicht gehen und mir zeigen, dass du nicht so viel Ahnung von der Materie hast, wie du gern hättest.
Um dahin zu kommen, musst du aber offen sein für neue Gedankengänge.

In einigen anderen Punkten hast du ja schon gute und richtige Gedankengänge!
Aber du stehst dir echt selber im Weg, weil du aus irgendeinem Grund scheinbar immer noch denkst, Speicher hätte WIRKLICH 2133MHz, also 8x soviel MHz, wie er wirklich hat....
Werde die Tage noch mal auf dein "Edit" weiter oben eingehen, ok?
Das habe ich nämlich bisher übersehen, weil du es nachträglich eingefügt hattest, kein Problem, sobald ich Zeit habe schau ich das mal an, schaut aber ganz gut aus... prinzipiell...

 

[AnkH]

Genau. Die "logische" Überlegungen habe ich ausführlich widerlegt inkl. Quellenangaben. Du behauptest kontinuierlich, dass die Angabe von 8.4ns Latenzzeit bei DDR3 2133 CL9 RAM falsch sei, dass die Zahlen gefaked sind und nur Marketinggeblubber sind, beweist es aber nirgends, geschweige denn eine Quellenangabe. Somit sind die Aussagen Blödsinn, punkt und aus.

Nur so nebenbei: ein Quadcore mit 3GHz hat auch nicht 12GHz Takt, trotzdem kann er, entsprechende Software vorausgesetzt, soviele Rechenoperationen pro Sekunde ausführen wie ein Single-Core mit 12GHz Takt. Parallelisieren heisst das Stichwort, dass Du trotz Prefetch und ellenlangen Erklärungen auf Wiki und Konsorten standhaft ignorierst.

Nochmals: durch das Abarbeiten von acht Lese-/Schreibzugriffen gleichzeitig wird die Zugriffszeit nicht nur theoretisch, sondern auch effektiv verkürzt, analog zum Rechnen mit vier Kernen beim Prozessor. Du kannst nicht einfach das SDRAM Beispiel auf DDR anwenden. Da ein RAM Modul nicht nur aus einem einzigen Chip besteht, ist es irrig zu glauben, dass der GANZE RAM während der Latenzzeit eines Moduls stillsteht, begreif doch das endlich. Wenn der RAM 1000 Operationen verarbeiten muss, arbeitet er nicht während 5ns und macht dann 5ns gar nichts. Der einzelne Chip schon, aber dann springt der zweite Chip ein usw. Zusammen mit dem Prefetch wird da hochgradig parallelisiert und daher sind die 8.4ns bei erwähntem RAM ein FAKT und kein Hirngespinst.

 

[Unlimited1980]

Nur so nebenbei: ein Quadcore mit 3GHz hat auch nicht 12GHz Takt, trotzdem kann er, entsprechende Software vorausgesetzt, soviele Rechenoperationen pro Sekunde ausführen wie ein Single-Core mit 12GHz Takt. Parallelisieren heisst das Stichwort, dass Du trotz Prefetch und ellenlangen Erklärungen auf Wiki und Konsorten standhaft ignorierst. .

Wie gesagt, ich habe dein Edit jetzt erst gesehen und habe jetzt keine Zeit mehr darauf einzugehen.
Werde es nächste Woche tun.

Zu deinem Beispiel mit dem Quadcore:
Warum zum Henker sollte jemand das tun und bei einem Quadcore anstatt 4x3GHz 12GHz angeben?
Warumwarumwarum?
Was hast du nur für Ideen?
Das ist doch völlig sinnlos.
Das ist eine Fake-Angabe.

Genauso sinnlos wie bei RAM der 266,66MHz hat, einfach 2133Fake-MHz anzugeben.
Das ist so, als wenn ich die Geschwindigkeit des Autos statt in km/h plötzlich in mm/h angeben würde...
Erklär mir doch was das soll?

Wenn ich so drüber nachdenke, ist das von dir genannte Beispiel jedoch sogar nichtmal so schlecht gewählt um zu zeigen, wie einen solche Fake-Angaben in die Irre führen können und falsche Versprechungen machen.
Weil nämlich die Fake-Angabe von 1x12GHz ist vom Leistungsaspekt keineswegs das gleiche wie die "echten" 4x3GHz.

"Echte" 1x12GHz wären nämlich, alleine was "Leistung" angeht, deutlich besser und hochwertiger als 4x3GHz!
Somit würde ich dem Kunden ein besseres Produkt vorgaukeln, als das was er tatsächlich bekommt, wenn ich statt 4x3GHz einfach Fake-1x12GHz angeben würde.
Von den Prozessorhändlern/verkäufern gab es aber wirklich mal ein Phase, wo sie teilweise so dreist waren und MHZ mit Cores multipluziert haben und so einfach viel zu hohe Fake-MHz-Angaben gemacht haben.
Weil das aber so offensichtlich gefaked war, wurde dem schnell ein Ende bereitet.

Warum ist Prozessor A: "echte" 1x12GHz besser als Prozessor B: Fake-1x12GHz, bzw "echte" 4x3GHz?
Weil eine single-threaded-Anwendung mit Prozessor A 4x so schnell laufen wird, wie mit Prozessor B
Weil eine double-threaded-Anwendung mit Prozessor A 2x so schnell laufen wird, wie mit Prozessor B
Weil eine triple-threaded-Anwendung mit Prozessor A 1.33x so schnell laufen wird, wie mit Prozessor B
Weil man mit Prozessor B nur dann genauso schnell rechnen kann, wie mit Prozessor A, wenn sämtliche Software aufwendig an die Zahl der Cores angepasst ist.

Mit Prozessor B hat man also nur Nachteile ggü. Prozessor A.
Nur im allergünstigsten Fall ist B genauso schnell wie A.
Und dafür muss hoher Programmieraufwand betreiben werden.

Also im Prinzip das gleiche wie beim RAM.
Dort wird auch etwas besseres vorgegaukelt, als der Kunde tatsächlich bekommt.

Ergänzung (28. November 2014)

Da ein RAM Modul nicht nur aus einem einzigen Chip besteht, ist es irrig zu glauben, dass der GANZE RAM während der Latenzzeit eines Moduls stillsteht, begreif doch das endlich. Wenn der RAM 1000 Operationen verarbeiten muss, arbeitet er nicht während 5ns und macht dann 5ns gar nichts. Der einzelne Chip schon, aber dann springt der zweite Chip ein usw. Zusammen mit dem Prefetch wird da hochgradig parallelisiert und daher sind die 8.4ns bei erwähntem RAM ein FAKT und kein Hirngespinst.

Der Takt gilt natürlich immer für einen ganzen RAMbaustein und alle dort montierten Module zugleich.
Aber ich finde an diesem Punkt könnte die Parallelisierung tatsächlich ein Argument sein!


Werde mir dazu mal ein paar Quellen anschauen, wie sehr diese real dazu i.d. Lage wäre, durchschnittliche Zwischenwerte zwischen Takten zu ermöglichen.
Diese Zwischenwerte wäre jedoch dann rein statistisch, weil ja der Takt tatsächlich RAMübergreifend und modulübergreifend überall gleichzeitig gilt und es auch rein prinzipiell keine Zwischentakte geben kann.

Der Ram in unserem Beispiel taktet nunmal mit 200MHz und das wiederum bedeutet, es gibt alle 5ns einen Takt.
Da gibts einfach nichts zu diskutieren.
Das habe ich ja bereits alles getippt:
Wenn ein Speicherriegel nach t=13,125ns "fertig" ist, muss er dennoch auf den nächsten Takt warten, der bei t=15ns beginnt.

Also ich schaue es mir mal an, halte es aber für schwierig.
Es ist halt so dass der Takt echt für alle RAMbausteine zugleich gilt und man daher auch aus der Parallelisierung in bezug auf Latenzzeit keinen Vorteil ziehen kann.
Der offensichtliche Vorteil, den Parallelisierung bietet ist ja in Wirklichkeit die Bandbreite, da man große Mengen an Daten gleichzeitig schreiben kann.
Es ist zwar schön und gut, wenn der Controller es sich aussuchen kann, in welches RAM-Modul er die Daten schreibt, aber so lange in allen RAM-Modulen, die zur Verfügung stehen -bildlich gesprochen- der nächste Zug erst wieder um 15 nach abfährt, dann hat man von der Latenz/Verzögerung her Null Nutzen dadurch!

Bzw. man könnte durch Parallellisierung nur dann Vorteile ziehen, wenn die RAM-Module nicht alle gleichzeitig takten würden, sondern versetzt zueinander.
Was sie aber definitiv nicht tun!!
Bildlich gesprochen hieße dass,
RAMmodul 1 fährt immer 10 nach, 15 nach, 20 nach, usw.
RAMmodul 2 fährt immer 11 nach, 16 nach, 21 nach, usw.
RAMmodul 3 fährt immer 12 nach, 17 nach, 22 nach, usw.
etc...
Der Controller könnte sich dann das RAMmodul aussuchen, das "als nächstes abfährt".
Aber so eine komplexe Speichertechnik gibt es derzeit nicht!

Durch die Parallelisierung kann man daher mit heutiger Speichertechnik immer nur Vorteile in Bezug auf Bandbreite ziehen, indem man viele Daten zugleich schreibt, aber das bestreite ich ja hier nicht!
Die Latenz wird dadurch jedoch nicht verkürzt.

Ist eigtnlich das selbe wie bei einem RAID0: durch Parallelisierung der Lese- und Schreibzugriffe steigt zwar die Bandbreite um ein zigfaches, die Latenz jedoch profitiert theoretisch kaum davon, bzw. verschlechtert sich sogar i.d. Praxis durch den erhöhten Verwaltungsaufwand und ineffiziente Controller deutlich.

Aber wie gesagt, das ist nur meine erste schnelle Überlegung dazu.
Ich lese nochmal drüber, weil ich auch die Vermutung habe, dass aus mir bislang unbekannten Gründen wohl doch gewissen Zwischenwerte möglich sein müssen... ich würde dafür nur sehr gerne auch eine wirklich plausible Begründung finden.

 

[AnkH]

Zu deinem Beispiel mit dem Quadcore:
Warum zum Henker sollte jemand das tun und bei einem Quadcore anstatt 4x3GHz 12GHz angeben?
Warumwarumwarum?
Was hast du nur für Ideen?
Das ist doch völlig sinnlos.

Du phantasierst Dir was zusammen. Ich habe nirgends geschrieben, dass man einen Quadcore mit 3GHz als 12GHz bewerben soll. Und danke für die Single-Thread, Double-Thread etc. Aufklärung, war ja klar, dass Du damit ankommst, obwohl ich geschrieben habe, dass ich mich auf eine Software beziehe, die alle vier Threads auslasten kann.

Genauso sinnlos wie bei RAM der 266,66MHz hat, einfach 2133Fake-MHz anzugeben.

Wenn das sinnlos ist, implizierst Du gleichzeitig, dass aktueller 2133MHz RAM genau so schnell ist wie RAM mit 266MHz. Erklär mir doch bitte mal, warum ein DDR3 Riegel mit 2133MHz spezifiziert, eben DOCH schneller ist, als ein 266MHz Riegel? Oder willst Du mir jetzt allen ernstens erklären, dass man in einem aktuellen PC genauso gut SDRAM mit 266MHz verbauen könnte? Warum denn nicht?

Du versteifst Dich viel zu sehr in ABSOLUTEN und EINDEUTIGEN Zahlen. Und was denkst Du, wie der 08/15 User hier die Foren füllen würde, wenn ein moderner RAM Riegel mit "266MHz Double Data Rate plus Prefetch verkauft würde"? Versteht ja keine Sau.

Ganz abgesehen davon steht hier die "Fake-MHz" Angabe gar nicht zur Diskussion, das moderner RAM real nur mit einem Viertel des angegebenen Takts arbeitet, ist bekannt.

Nun zurück zu den Latenzen. Ich bemühe halt wieder Wiki, diesmal auf Englisch, da dort viel ausführlicher geschrieben wird. Zitat (http://en.wikipedia.org/wiki/Synchronous_dynamic_random-access_memory) "SDRAM can accept one command and transfer one word of data per clock cycle." Alles klar und bekannt. Nun aber DDR3 RAM: "DDR3 continues the trend, doubling the minimum read or write unit to 8 consecutive words. This allows another doubling of bandwidth and external bus rate without having to change the clock rate of internal operations, just the width. To maintain 800–1600 M transfers/s (both edges of a 400–800 MHz clock), the internal RAM array has to perform 100–200 M fetches per second. Again, with every doubling, the downside is the increased latency. As with all DDR SDRAM generations, commands are still restricted to one clock edge and command latencies are given in terms of clock cycles, which are half the speed of the usually quoted transfer rate (a CAS latency of 8 with DDR3-800 is 8/(400 MHz) = 20 ns, exactly the same latency of CAS2 on PC100 SDR SDRAM)."

So, daher kommt wahrscheinlich Dein Gedanke, dass aktuelle RAMs immer noch mit CL2 oder CL3 unterwegs sein müssen. Aber nochmals, auch in dieser Quelle wird wieder so gerechnet wie immer, nämlich CL - Zahl dividiert durch halbe Frequenz. Ergo hat ein 2133MHz Modul mit CL9 eine Latenz von: 18/2133 = 8.4ns. Hoppla, schon wieder diese 8.4ns.

Das ist nun die DRITTE(!!!) Quellenangabe mit einer unterschiedlichen Art zu rechnen und IMMER ist das Ergebnis 8.4ns für 2133MHz CL9 RAM.

Ich warte weiterhin auf eine Quelle, welche Deine Aussagen untermauert...

 

[Unlimited1980]

Du phantasierst Dir was zusammen. Ich habe nirgends geschrieben, dass man einen Quadcore mit 3GHz als 12GHz bewerben soll. Und danke für die Single-Thread, Double-Thread etc. Aufklärung, war ja klar, dass Du damit ankommst, obwohl ich geschrieben habe, dass ich mich auf eine Software beziehe, die alle vier Threads auslasten kann.

Natürlich ist klar, dass ich "damit ankomme", weil genau das der Vorteil ist von einem hypothetischen 12GHz-Singlecore ggü. einem 4x3GHz Quadcore: man braucht keine angepasste Software für den optimalen Betrieb.
Aber immerhin bist du mit mir auf dem selben Dampfer, dass es aus genannten Gründen Schwachsinn ist eine 4x3GHz-CPU als 12GHz-CPU zu bezeichnen.
Angepasste Software hin oder her.

So weit so gut, aber warum du findest es dann OK, dass die Speicherhersteller so tun, als hätte ihr 266,66MHz-RAM in Wirklichkeit 2133MHz.
Bzw. du findest es nicht nur OK, du denkst sogar scheinbar wirklich der Speicher hätte 2133MHz.
Das ist prinzipiell das Gleiche, wie die Sache mit den CPU.

Sie sollen einfach sagen, unser Speicher hat zwar z.B. nur 200MHz, dafür überträgt er pro Takt durch 8-fach-prefetch 8 bit.
Das wäre fair und würde der Wahrheit entsprechen.
So machen es ja auch die CPU-Hersteller, die fair genug sind, die wahren MHz ihrer CPUs zu nennen.
Und die Verbraucher sind auch schlau genug es zu verstehen, dass ein 2GHz Quadcore theor. doppelt so schnell ist wie ein 2GHz Dualcore.

Also

Wenn das sinnlos ist, implizierst Du gleichzeitig, dass aktueller 2133MHz RAM genau so schnell ist wie RAM mit 266MHz. ...

Sorry aber deine Aussagen werden echt immer abwegiger.
Denn: Es gibt keinen "aktuellen RAM mit 2133MHz "
Aktueller RAM DDR3-2133 hat einen Speichertakt von 266,66MHz.
Klar hat er auch einen Prefetch von 8.
Aber 266,66MHz hat er dennoch.
Punkt.
Und bloß weil es die gleichen MHz-Zahl hat wie ein hypothetischer SDR SDRAM mit 266,66MHz ist es doch nicht das gleiche.

Was die Bandbreite angeht ist DDR3-2133 nämlich 8mal schneller wegen des 8-fach Prefetches.
Aber was die Latenzzeit angeht, welche sich direkt aus der Takrate berechnen lässt(Kehrwert), muss man sagen, da beide Speicher genau die gleiche Taktrate von 266,66MHz haben und somit logischerweise auch die gleiche Zeit pro Takt von 3,75ns, was bei einer CL3 eine in beiden Fällen gleiche Latenzzeit 11,25ns ergäbe.
Kannst du selber ausrechnen, dafür brauchts keine Quelle.

Ich habe die Faxen echt dicke, das ist einfach bewiesen und jetzt mache ich mir auch mal die Mühe, es dir herauszusuchen, siehe hier, Unterpunkt "Memory clock (MHz)" DDR3-2133: 266,66 MHz

http://en.wikipedia.org/wiki/DDR3_SDRAM#JEDEC_standard_modules

Unfassbar, du verhälst dich wie ein stures Kind, würd mich mal interessieren, wie alt du bist.
Teilweise hat man das Gefühl, du verstehst etwas, aber dann machts dir irgendwie doch mehr Bock, einfach nur zu trollen, da habe ich aber wiederum keinen Bock drauf.
Werde nicht mehr mit dir weiter auf diesem niedrigen Level diskutieren und dir immer wieder das gleiche antworten.
Alleine schon, was für obskure Behauptungen du weiter oben aufgestellt hast, die nicht gerade von Ahnung zeugen.

Denke du trollst nur herum.

Oder willst Du mir jetzt allen ernstens erklären, dass man in einem aktuellen PC genauso gut SDRAM mit 266MHz verbauen könnte? Warum denn nicht?....

Das ist doch abwegiges Trollgerede, weil SDR-SDRAM kein 8-fach prefetch hat, selbst wenn man welches mit 266,66MHz nehmen würde.
Aber RAM DDR3-2133 hat dennoch ebenfalls 266,66MHz.
Bloß, weil er die selbe Taktrate hat wie ein hypothetischer alter RAM SDR SDRAM-266, ist es noch lange nicht das gleiche.

Um mal deine abwegigen Behauptungen aus obigen Post vor einem Edit zu schützen, mache ich hier mal ein Vollzitat für die Nachwelt, da sind so viele Fehler drin.
=> RAM arbeitet mit einem 8tel der angebenen FakeMHz, nicht wie du schreibst mit einem Viertel
=> korrekt heißt es SDR SDRAM und DDR SDRAM
=> SDR SDRAM und DDR SDRAM sind beide SDRAM
=> es gibt einfach keine 2133MHz-Module, daher kann man daraus auch nichts berechnen, die Module heißen korrekt DDR3-2133, die Zahl 2133 gibt keine MHz an, das steht i.d. Quelle die du selber zitierst wortwörtlich so drin.
=> Früher hatte Speicher meist eine "echte" CL2, ja und? Wieso spricht das dagegen, dass es bis heute so sein sollte? Die Speicherriegel haben ja auch heute noch im Schnitt um die 200MHz Speichertakt... genau so wie "früher"... alles was sich geändert hat, ist das Prefetch.
=> Deine eigene Quelle mit der du mir zeigen willst, dass DDR3-2133 mit 2133MHz taktet widerspricht dir... also was soll das?

Wenn das sinnlos ist, implizierst Du gleichzeitig, dass aktueller 2133MHz RAM genau so schnell ist wie RAM mit 266MHz. Erklär mir doch bitte mal, warum ein DDR3 Riegel mit 2133MHz spezifiziert, eben DOCH schneller ist, als ein 266MHz Riegel? Oder willst Du mir jetzt allen ernstens erklären, dass man in einem aktuellen PC genauso gut SDRAM mit 266MHz verbauen könnte? Warum denn nicht?

Du versteifst Dich viel zu sehr in ABSOLUTEN und EINDEUTIGEN Zahlen. Und was denkst Du, wie der 08/15 User hier die Foren füllen würde, wenn ein moderner RAM Riegel mit "266MHz Double Data Rate plus Prefetch verkauft würde"? Versteht ja keine Sau.

Ganz abgesehen davon steht hier die "Fake-MHz" Angabe gar nicht zur Diskussion, das moderner RAM real nur mit einem Viertel des angegebenen Takts arbeitet, ist bekannt.

Nun zurück zu den Latenzen. Ich bemühe halt wieder Wiki, diesmal auf Englisch, da dort viel ausführlicher geschrieben wird. Zitat (http://en.wikipedia.org/wiki/Synchro...-access_memory) "SDRAM can accept one command and transfer one word of data per clock cycle." Alles klar und bekannt. Nun aber DDR3 RAM: "DDR3 continues the trend, doubling the minimum read or write unit to 8 consecutive words. This allows another doubling of bandwidth and external bus rate without having to change the clock rate of internal operations, just the width. To maintain 800–1600 M transfers/s (both edges of a 400–800 MHz clock), the internal RAM array has to perform 100–200 M fetches per second. Again, with every doubling, the downside is the increased latency. As with all DDR SDRAM generations, commands are still restricted to one clock edge and command latencies are given in terms of clock cycles, which are half the speed of the usually quoted transfer rate (a CAS latency of 8 with DDR3-800 is 8/(400 MHz) = 20 ns, exactly the same latency of CAS2 on PC100 SDR SDRAM)."

So, daher kommt wahrscheinlich Dein Gedanke, dass aktuelle RAMs immer noch mit CL2 oder CL3 unterwegs sein müssen. Aber nochmals, auch in dieser Quelle wird wieder so gerechnet wie immer, nämlich CL - Zahl dividiert durch halbe Frequenz. Ergo hat ein 2133MHz Modul mit CL9 eine Latenz von: 18/2133 = 8.4ns. Hoppla, schon wieder diese 8.4ns.

Das ist nun die DRITTE(!!!) Quellenangabe mit einer unterschiedlichen Art zu rechnen und IMMER ist das Ergebnis 8.4ns für 2133MHz CL9 RAM.

Ich warte weiterhin auf eine Quelle, welche Deine Aussagen untermauert...

Wie gesagt, ich vermute selber, dass Zwischenschritte möglich sind, aber ich bin mir sicher, dass deine Erklärung dafür nicht zutrifft, sondern es eine ganz andere dafür geben muss.

Was du oben zieitert hast sind auch gute Zitate!
"SDRAM can accept one command and transfer one word of data per clock cycle."
Bedeutet, dass der Speicher, wie ich schreibe, pro Takt nur ein Kommando ausführen kann, was gleichbedeutend ist mit dem umstand, dass es nur ein Datenpaket annehmen kann.
Bei SDR SDRAM ist dieses eine Datenpaket genau 1 bit groß.

Im Gegensatz dazu ist das eine Datenpaket bei DDR3 SDRAM aber 8 bit groß:
"DDR3 continues the trend, doubling the minimum read or write unit to 8 consecutive words."

Aber DDR3 ist ebenfalls SDRAM und kann daher ebenfalls nur ein Kommando pro Takt ausführen bzw. pro Takt nur exakt ein Datenpaket annehmen!!
Dieses ist halt im Falle von DDR3 nicht mehr nur 1 bit groß, sondern 8bit groß.

Sprich bei einem 200MHz DDR3-1600 kann theor. bei einer CL2 nur alle 2x5ns ein 8bit großes Datenpaket angenommen werden und nicht irgendwo zwischendrin...

Witzigerweise erwähnt deine Quelle ja auch folgendes:
"the internal RAM array has to perform 100–200 M fetches per second."
Dies ist gleichzusetzen mit 100-200MHz Speichertakt.

Und nicht 2133MHz oder besser auf das Beispiel mit DDR3-1600 passend: 1600MHz.
Wie gesagt, solchen Speicher gibts nicht, das sagt deine eigene Quelle.

Man muss mit 200MHz bei DDR3-1600 rechnen und kommt dann auch 5ns pro Takt und hat somit in den meisten Fällen eine CL2.

Die Hersteller rechnen sich nur die MHz künstlich (und sinnlos wie bei dem 12GHz-Beispiel) )um den Faktor 8 hoch und damit das nicht auffält, müssen sie die CL halt ebenfalls um den selben Faktor hochrechnen.
Was sie nicht mal konsequent tun, sondern sie verwenden bei der CL nur Faktor 4.

 

[AnkH]

Mal ganz abgesehen davon, dass es eine peinliche und vielaussagende Eigenschaft einiger Menschen ist, sobald die Argumente fehlen auf Formfehler und andere Details hinzuweisen, die gar nicht zur Diskussion stehen (Korrektur über korrekte Schreibweise von SDRAM etc...), glaube ich, wir reden an eineander vorbei. Ich behaupte weiterhin, Du versteifst Dich allzusehr auf absolute Zahlen und Angaben. Und Du kommentierst, ja ignorierst, andauernd den hohen Grad an Parallelisierungen.

Nochmals ein Beispiel, vereinfacht: was ich mit dem Vergleich Quad-Core zu Single-Core zeigen wollte, ist, dass aufgrund der Parallelisierung der effektive Zeitaufwand verkürzt werden kann. Dank 8-fach Prefetch kann also moderner RAM die gleiche Aufgabe in einer schnelleren Zeit erledigen als älterer RAM. Rechnest Du nun runter bis Du pro Rechenoperation pro Sekunde angekommen bist oder gar Aufgewendete Zeit pro Lese-/Schreibzugriff, entspricht eben die Latenzzeit den hier angegebenen Werten. Klar ist das genaugenommen auch "Fake", aber als Endbenutzer ist es mir doch piepegal, ob der einzelne RAM Block tatsächlich 20ns nicht in Betrieb ist, wenn der RAM als GANZES so arbeitet, als ob eine Latenz von 8.4ns anliegen würde, oder?

Es tut mir leid, aber ich kann meine gedanklichen Wirrungen einfach nicht besser zu Papier bringen. Für mich ist einfach klar, dass die Latenzzeit in Abhängigkeit vom Takt und mit 8-fachem Prefetch abnehmen muss. Klar ist es keine "reale" Latenzzeit, aber das interessiert mich wie gesagt wenig, da ich auf meinem RAM ja nicht nur EIN CHIP habe.

 

[Piktogramm]

Die Übertragung zum Prozessor ist insofern etwas ungünstig, da die CPU Architekturen völlig unterschiedlich skalieren. Normalerweise kauft man deswegen ab gewissen Bereichen CPUs bzw. Systeme/Server nicht nach Anzahl Kernen & Takt. Da kauft man dann nach MFlops (meist sogar auf einen bestimmten Anwendungsfall normiert), also wirklich nach nutzbarer Leistung. Da interessiert sich bei der Auslegung kaum jemand dafür welchen Takt einzelne Komponenten im Detail haben. Wichtig ist was hinten raus kommt .

Bei RAM ist es halt ähnlich, der Arbeitstakt der Speicherchips interessiert wirklich NIEMANDEN*, sondern nur für die Verbindung RAM-CPU relevanten Werte (in welcher Form auch immer). Diese Angaben müssen halt wenn sie (wie die CL-Werte) relative Angaben sind zueinander passen. Die Werte passen zueinander und "FAKE" ist da einfach gar nichts.
Aber irgendwie hat da Unlimited1980 einfach irgendwie eine Blockade im Kopf (kommt vor).



*Ausnahmen verwirrte Hardwarenerds und Hardwareentwickler

 

[Unlimited1980]

Und Du kommentierst, ja ignorierst, andauernd den hohen Grad an Parallelisierungen.

Nochmals ein Beispiel, vereinfacht: was ich mit dem Vergleich Quad-Core zu Single-Core zeigen wollte, ist, dass aufgrund der Parallelisierung der effektive Zeitaufwand verkürzt werden kann. Dank 8-fach Prefetch kann also moderner RAM die gleiche Aufgabe in einer schnelleren Zeit erledigen als älterer RAM. Rechnest Du nun runter bis Du pro Rechenoperation pro Sekunde angekommen bist oder gar Aufgewendete Zeit pro Lese-/Schreibzugriff, entspricht eben die Latenzzeit den hier angegebenen Werten. Klar ist das genaugenommen auch "Fake", aber als Endbenutzer ist es mir doch piepegal, ob der einzelne RAM Block tatsächlich 20ns nicht in Betrieb ist, wenn der RAM als GANZES so arbeitet, als ob eine Latenz von 8.4ns anliegen würde, oder?

Es tut mir leid, aber ich kann meine gedanklichen Wirrungen einfach nicht besser zu Papier bringen. Für mich ist einfach klar, dass die Latenzzeit in Abhängigkeit vom Takt und mit 8-fachem Prefetch abnehmen muss. Klar ist es keine "reale" Latenzzeit, aber das interessiert mich wie gesagt wenig, da ich auf meinem RAM ja nicht nur EIN CHIP habe.

Leider habe ich nicht genug Zeit, aber eins vorweg:
Ich bin schon auf dein Argument der Parallelisierung eingegangen, habe das nicht ignoriert.
Lies es doch bitte weiter oben nach: da schreibe ichs ja: Parallelisierung erhöht die Bandbreite, aber verkürzt ja nicht die Zugriffszeit/Latenz.
Siehe z.B. mein Beispiel mit dem RAID0.
Die Latenzzeit nimmt natürlich ab, umso schneller der Speicher taktet, da geben ich dir Recht.
Aber ob ein Speicher keinen Prefetch hat, oder einen 2-fachen, 4-fachen, oder 8-fachen drüfte auf die Zugriffszeit keinen Einfluss haben, solange die Taktrate gleich bleibt.

Was sie ja witzigerweise sogar real seit DDR1 fast geblieben ist.
Seit DDR1 schwankt der Takt zwischen 100 und 200 MHz.
Jedesmal, wenn die Bandbreite durch Erhöhung des Prefetch beim Übergang zur nächsten RAM-Generation verdoppelt wurde, wurde der Takt wieder auf 100MHz zurückgesetzt.

Sprich DDR1-400 hatte 200MHz (10ns Latenzzeit bei CL2) und DDR2-400 hatte nur noch 100MHz (20ns Latenzzeit bei CL2).
Der User hat davon jedoch gar nichts mitbekommen, weil er sich dafür einfach nicht interessiert hat, dass sein "neues" DDR2-400 nur noch mit dem halben Taktet vom "alten" DDR1-400 gearbeitet hatte (100MHz).
Entsprechend sind es magere 10ns pro Takt und noch schlechtere 20ns Latenzzeit bei einer CL2.

Interessant, das auch heutiges DDR3-1600 noch mit mageren 200MHz arbeitet, findest du nicht?!

Ergänzung (2. Dezember 2014)

Da kauft man dann nach MFlops (meist sogar auf einen bestimmten Anwendungsfall normiert), also wirklich nach nutzbarer Leistung.

Ich kaufe jedenfalls meine CPUs immer noch nach Anzahl der Kerne, MHz und Architektur, etc... aber dennoch gebe ich dir Recht: wichtig ist auch, was hinten heraus kommt und das sind nunmal die MFlops.
Dennoch wird kein Experte der Welt blindlings ein System nur nach MFlops auswählen, ohne über Anzahl der Kerne, MHz und Architektur, etc... informiert zu sein und glaube mir, es gibt sicher Fälle, da werden System mit weniger MFlops bevorzugt, weil die Architektur aus versch. Gründen besser passt.
MFlops sind doch keine Würste, die man mal eben so beim Metzger 100-grammweise kauft!
Die Welt ist nunmal nicht so schön einfach, wie du das jetzt gerne hättest.

Warum die MHz relavant sind, habe ich ja ausführlich erklärt: um die "echte" Zugriffszeit zu errechnen.

Bei RAM ist es halt ähnlich, der Arbeitstakt der Speicherchips interessiert wirklich NIEMANDEN*,

Dich vielleicht nicht.
Wenn es DICH aber nicht interessiert, dann handle dementsprechend und halt dich bitte hier heraus.
Weil, es gibt Leute, die es interessiert.

Wobei, wenn du ganz ehrlich bist, kannst du mir doch nicht erzählen, dir wäre der RAMtakt wurscht.

sondern nur für die Verbindung RAM-CPU relevanten Werte (in welcher Form auch immer). Diese Angaben müssen halt wenn sie (wie die CL-Werte) relative Angaben sind zueinander passen. Die Werte passen zueinander und "FAKE" ist da einfach gar nichts.
Aber irgendwie hat da Unlimited1980 einfach irgendwie eine Blockade im Kopf (kommt vor).

Wen ich zu recht kritisiere, dass die Speicherhersteller ihren RAM so darstellen, als hätte er 8x so viel MHz wie er in Wirklichkeit hat und dann User kommen, die felsenfest davon überzeugt sind, es würde RAM mit 2133MHz o.Ä. geben und mich einen Lügner schimpfen...
...dann frage ich mich doch WER hier wirklich ne Blockade im Kopf hat?

Wenn Leute wie du kommen und mir erzählen wollen, dass das völlig unwichtig sei, ob die Hersteller die realen 200MHz Ramtakt angeben oder aber durch bewusst irreführende Angaben leichtgläubige Menschen oder DAUs wie im o.g. Beispiel geradezu in den falschen Glauben hineintreiben, moderner Speicher würde im GHz-Maßstab takten ... schau dir doch mal weiter oben AnkH an, er geht denen voll auf den Leim und behauptet felsenfest, es würde RAM mit 2133MHz geben... findest du das gut?
Bitte frage dich doch mal WER hier wirklich ne Blockade im Kopf hat?

Nein, es ist nicht legitim!
Punkt!

Ergänzung (2. Dezember 2014)

Mal ganz abgesehen davon, dass es eine peinliche und vielaussagende Eigenschaft einiger Menschen ist, sobald die Argumente fehlen auf Formfehler und andere Details hinzuweisen, die gar nicht zur Diskussion stehen (Korrektur über korrekte Schreibweise von SDRAM etc...),

Hör mal Junge, du hast weiter oben für jeden nachlesbar mich belehren wollen, dass DDR3 SDRAM kein SDRAM sei.
Weil du so einen Käse und noch anderes mehr geschrieben hast, habe ich das korrigieren müssen und dir erstmal die Grundzüge der Zusammenhänge von SDRAM, SDR SDRAM und DDR SDRAM erklären müssen.

Ansonsten wäre ich niemals auf so ein abwegiges Thema zu sprechen gekommen!
Du hast mit deiner falschen Behauptung diese Form-Diskussion selber ausgelöst.

Ganz schön dreist, wie du mir das jetzt hier nochmal unter die Nase reibst, v.A. weil ich mir auch die Mühe gemacht habe dir zu erklären, warum das völliger Käse ist, was du schreibst.
Scheint wohl nicht besonders gefruchtet zu haben.

Aber was erwarte ich denn auch von jemand, der denkt, sein RAM hätte 2133MHz?
Wenn ich mir dann die Mühe mache und dir dann erkläre, dass und warum dein RAM keine 2133MHz hat, sondern nur 266MHz, schreibst du mir als Antwort einfach, ich hätte keine Argumente mehr, weil ich dich auf "kleine Formfehler" hinweise, ich würde mich "zu sehr auf Zahlen versteifen"??
Hallo?
Ich diskutiere ja gern, aber es gibt mentale Grenzen, darunter tut es einfach nur noch weh...
Du führst du dich auf, als wärst du beleidigt, weil ich deinen ach so tollen 2133MHz-Ram "schlechtrede"?
Wie dümmlich kann es noch werden?
Bitte AnkH, verschone mich.
Lebe weiter in deiner kleinen eigenen Welt, denke bitte weiterhin dein RAM sei 2133MHz schnell und lass mich bloß in Ruhe.

Eines ist mir nämlich wirklich scheissegal: was du über dein RAM denkst, juckt mich nicht die Bohne.
Jajaja dein RAM hat 2133MHz oder noch viel besser:
wir rechnen einfach mit dem Faktor 80x anstatt 8x, dann hat dein RAM sogar 2133GHz... IST DOCH SUPER, WAHNSINN!

So jetzt troll dich und geh woanders weiter trollen/spielen.

 

[AnkH]

Mal ganz abgesehen davon, dass ich immer klar geschrieben habe, dass wir uns punkto Takt einig sind, weiss ich jetzt nicht genau, warum Du mir so ein Strick aus meiner mir angewöhnten Masche drehst, den 2133 RAM als 2133MHz RAM zu bezeichnen. Ich hab ja sicher mehrmals geschrieben, dass diese Zahl nicht den echten Takt beschreibt. Hast Du wohl wieder vergessen...
Nebenbei: die Geschichte mit dem SDR SDRAM und dem DDR SDRAM ist mir zu dumm, da anscheinend nur Du nicht fähig bist, die "umgangssprachlichen" Begriffe SD RAM und DDR RAM zu akzeptieren und eben auf dem Detail SDR SDRAM und DDR SDRAM rumreitest

Und zum Thema Latenzzeit, letzter Versuch mit neuem Zitat, Quelle Wiki: "CAS Latency (CL) gibt an, wie viele Taktzyklen der Speicher benötigt, um Daten bereitzustellen. Niedrigere Werte bedeuten höhere Speicherleistung." So, rechne doch einfach mal, wie lange moderner DDR3 oder DDR4 RAM für eine bestimmte Anzahl Befehle zum Bearbeiten benötigt im Vergleich zu "altem" SDR SDRAM. Da wirst Du feststellen, dass das Prefetch und "Double Data" urplötzlich doch einen gewaltigen Einfluss auf die Geschwindigkeit von RAM haben kann, nicht? Berechne mal die Zeit, die moderner RAM für bspw. 10^9 Befehle / Wörter / Bits benötigt und rechne danach aus der Zeit die Latenzzeit runter. Siehe da, schon wieder landen wir bei 2133 RAM auf 8.4ns.
Beispiel zum Veranschaulichen (http://en.wikipedia.org/wiki/CAS_latency): wenn der SDR SDRAM PC-100 für 8 Wörter genau 90ns benötigt (9x10ns), so benötigt moderner DDR3-2133 CL9 RAM dafür schlicht und einfach nur gerade mal 11.72ns. Warum? Weil parallelisiert wird. Während der SDR SDRAM eben nur ein Befehl verarbeiten kann, ist es beim DDR3 SDRAM deren acht Befehle gleichzeitig und dadurch wird die Zeit verkürzt, bis das "achte Wort" geschrieben werden kann. Ist ja logisch. Und würdest Du jetzt endlich von Deinen starren 10ns Abschied nehmen können, würdest Du das auch endlich begreifen.

Du hast also grundsätzlich recht, aber DDR3 2133 RAM mit CL9 mag zwar eine Reihe von "Fake" Angaben enthalten, aber schlussendlich liefert DDR3 2133 CL9 RAM genau das, was er soll: seine Leistung entspricht einem SDR SDRAM Modul mit "echten" 2133MHz und CL9. Nicht mehr und nicht weniger soll diese Bezeichnung bedeuten. Um diese Leistung zu erreichen, ist es für den Kunden schlussendlich völlig unerheblich, ob der RAM in der Realität mit 266MHz taktet und eigentlich auch CL2 (dass 266MHz mit CL3 operieren muss, dafür hast Du weiterhin keine Quelle...) als Grundlatenz fährt.

Um Dein Bahnhofbeispiel aufzugreifen: SDR SDRAM entspricht einem Zug mit einer Tür. Wenn der erste Passagier ausgestiegen ist, bleibt die Tür für 10ns geschlossen. Diese 10ns sind zwar auch beim DDR3 "Zug" für 10ns geschlossen, der Zug hat aber 8 Türen. Was denkst Du, bei welchem Zug eher 100 Personen auf dem Bahnsteig stehen? Und was kommen für Zahlen raus, wenn Du jetzt die Zeit pro Passagier berechnest? Lustig, nicht?

 

[Ax156]

Wer verwechselt hier Single Data Ram mit Double Data Ram oder RDRAM?

Ein SDRAM Speicher kann auch mit 100MHZ und Quadpumped auf einem Modul laufen. Das gab's auch schon alles damals. Wieso auf diesen 266MHZ rum reiten?

Alles was für heutige PC Systeme heute, den 02.12.2014 von Bedeutung ist hat Mr.nobody hier schon beschrieben.

Bevor neue Gesetze erfunden werden, das mal durchlesen.

DDRAM und Speicher Flaschenhälse:
http://oi58.tinypic.com/2s1ku3q.jpg
http://oi59.tinypic.com/643w47.jpg

http://oi61.tinypic.com/2cmrtd4.jpg
http://oi59.tinypic.com/aagd3l.jpg
http://oi59.tinypic.com/2m677nt.jpg
http://oi62.tinypic.com/33tpg5e.jpg
http://oi62.tinypic.com/z7n6t.jpg
http://oi60.tinypic.com/20uskxv.jpg
http://oi61.tinypic.com/25s0cq9.jpg
http://oi57.tinypic.com/28i54sl.jpg
http://oi59.tinypic.com/2kefeo.jpg

Kostenlos unter : http://books.google.de/books/about/Maximum_PC.html?hl=de&id=FQIAAAAAMBAJ

First, and most important, I think you're mixing up "actual" and "equivalent" RAM speeds. (That, or you've just worded things oddly.) DDR(2,3) RAM is called such because it performs a read, a write, or whatever, twice per clock cycle, essentially doubling it's actual clock rate. DDR1 RAM, like you have, usually ranges from 100 MHz to 200 MHz in actual clock rate, which amounts to an effective speed of 200-400MHz. CPU-Z shows effective clock speed in all circumstances.

The RAM in your system will 1. all run at the same speed, and 2. run at the lowest supported speed by any one stick of installed RAM. Different sticks of RAM can't run at different speeds in the same system.

Therefore, I believe you might've misread your CPU-Z output, and were instead looking at each stick's capable maximum, rather than it's current running speed.
I have my DDR2 RAM running at 266 MHz (533 effective).

Your machine is, because of your one 133MHz stick, likely running at 133 MHz, or 266 MHz effective, because of your 256 MB stick. If you were to replace that with a shiny new 200 MHz effective stick, that would then boost your effective RAM clock speed from 133 MHz right now to 200 MHz, or 400 MHz effective.

As far as running RAM faster than your FSB is concerned, this isn't an issue with modern processors. In particular, your AMD HyperTransport-based (you don't have a "FSB") processor has an on-die memory controller, which allows you to run your RAM at any speed you like over or under the FSB speed without issue. Intel-based processors that use a FSB (pre-i5/i7) see some gains from running their RAM at the same speed as their FSB (this is called 1:1 operation), but they're still very minimal. FSB-based processors might not like RAM running slower than the FSB, but faster works fine.

The only things that could affect whether or not that stick of RAM would work are memory timings and DIMM voltage. For the former, memory timings will likely be adjusted to the lower of your two sticks of RAM, just like the frequency. Voltage probably won't be be an issue, as usually only goofy overclocker's RAM needs higher voltages than normal.

Finally, in regards to whether more headroom or more speed is important -- well, you get both more speed and more headroom, in this situation, but in general more headroom is the more desirable trait. RAM speed often has very little effect on modern applications, and a doubling of memory speed never equates to even a 25% boost in performance for most real-world tasks.

So, in short: Yes, you can run that 1GB 400MHz stick fine. You already have a 512MB 400MHz stick in there. Your system'll get a tinge quicker, and you'll have more working space to Get Stuff Done in.

Asy vs Syn
http://www.cypress.com/?id=4&rID=35262