@Bigfoot29 Gegenüber Flash wäre es noch nachvollziehbar, aber hier gehts um SRAM ersatz der im CPU Cache eingesetzt werden soll. Siehe Folie 4. Ich interpretiere das so dass wenigstens L3 anvisiert wird, möglicherweise auch L2.
Aber mir scheint ich habe mich beim ersten mal entweder verrechnet, oder einen fehler drin.
Ganz naiver Ansatz, L2 Cache bei Zen 3. 512 Kb, maximal 96 Byte Transfer pro Takt. Macht rund 915k mögliche Schreibzyklen pro Sekunde bei 5 GHz.
>> 10**15/(915000*365*24*3600)
34.65551036477004
-> 34 Jahre worst case
Allerdings ist der cache 8-fach assoziativ, der worst case wäre also eher dass alle zugriffe auf den gleichen block kommen. Wären dann nur noch 4,3 Jahre. Vermutlich sehr unwahrscheinlich, aber soweit ich weiß geht soetwas mit bisherigem SRAM praktisch nicht.
Das setzt alles vorraus dass niemand böswillig (oder unabsichtlich) ständig auf die gleichen Zellen schreibt, sondern alles schön gleichverteilt stattfindet. Dürfte unrealistisch sein, es bräuchte einen Ausgleichsmechanismus der die Schreibzyklen auf alle Zellen verteilt, selbst wenn es die gleiche Addresse ist.
Dann kommt das äquivalent zu
rowhammer und man müsste schauen wie schnell sich auf die gleichen Zellen schreiben lässt.
DDR5 hat mit Prefetching 128 (16*8) Byte Zugriffsblöcke, da wäre die Frage ob man auf diese 128 Byte die volle Speicherbandbreite bekommt. Wenn ja wären in weniger als 24 Tagen die 10^15 Zyklen erreicht.
Je nachdem spielt es also garkeine so große Rolle ob es nun RAM oder L2 werden soll. Am Ende killt dann ein Bug in Windows den PC weil irgendwo eine endlosschleife immer auf die gleiche Stelle schreibt. Multicore sei dank merkt man das eventuell kaum bis garnicht und die wenigsten überwachen tatsächlich ihre Hardwareauslastung oder stören sich daran selbst wenn sie sehen dass da ein Windowsprozess offenbar festhängt.