Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
NewsTSMC/Samsung: Ausbeute des 10-nm-Prozesses unter den Erwartungen
Übereinstimmenden Medienberichten aus Asien zufolge kämpfen sowohl TSMC als auch Samsung mit dem neuen 10-nm-Fertigungsprozess, der im neuen Jahr für High-End-SoCs in der Massenproduktion ausgerollt werden soll. Demnach liege die Ausbeute (Yield) bisher noch unter den Erwartungen.
Die fahren so wie so grausame Ausbeuten. Von über 98% (Automotive max. 500nm) wie ich es kenne träumen die Jungs nur
Die Wahrheit ist, es werden erhebliche Kniffe gebraucht um die Belichtung überhaupt zu schaffen.
Denn man muss wissen, die Chips bleiben nicht eben. Verschiedene Ebenen in der Herstellung machen den Chip zu einer Oberfläche die man mit den Alpen vergleichen kann.
Und in diese XXL Dimensionen dann noch sauber zu belichten ist extrem schwer. Wenn nun die Layouter für diese Chips nicht sauber alle Designrules verfolgen, dann wird der Chip nix.
Dazu kommen Probleme die man vorher nicht gesehen hat. Die können bei den komplexen physikalischen und chemischen Prozessen überall passieren. Manchmal müssen sogar Maschinen umgebaut werden um ein Problem zu beheben.
Und an die Redaktion:
Nicht mal im Prozessentwicklungs-Büros von Halbleiterwerken spricht man in Deutschland von Yield. Man sagt Ausbeute. Das klingt zwar nicht so geschwollen, ist aber verständlicher. Wir müssen wirklich nicht alles aus dem Englischen einbürgern.
Designrules
.
.
.
Und an die Redaktion:
Nicht mal im Prozessentwicklungs-Büros von Halbleiterwerken spricht man in Deutschland von Yield. Man sagt Ausbeute. Das klingt zwar nicht so geschwollen, ist aber verständlicher. Wir müssen wirklich nicht alles aus dem Englischen einbürgern.
@ Candy_Cloud: also ich arbeite in der Prozessentwicklung und hier sagt fast jeder Yield. Wieso auch nicht? Es werden ständig überall englische Begriffe in deutschen Texten verwendet.
@Candy CLoud
500 Nm und 10 Nm liegen um den Faktor 50 auseinander. Das sind Welten. NAtürlich liegt da ein erheblicher Unterschied vor.
Yield ist der englische Fachbegriff dafür. Wer weitere Infos dazu sucht, wird zwangsweise über den Begriff stolpern. Ihn daher in Klammern hinter die deutsche Bedeutung zu setzen hat Informationscharakter (und zeichnet nebenbei bemerkt guten Journalismus aus) und hat nichts mir mit einbürgern eines englischen Begriffs zu tun....
Zuletzt bearbeitet von einem Moderator:
(Konkreten Unfug entfernt. ^^)
Wenn man bedenkt, dass 10nm vielleicht noch 100 Atome sind verwundert das kaum (keine Ahnung, wie groß die Strukturen wirklich sind?). Das ist alles sowieso kaum vorstellbar.
Bin mal gespannt, wie es so in 10 oder 20 Jahren ausssieht. Haben wir dann Die größen von 10cm² mit einem Verbauch von 500 Watt? Würde mich echt mal interessieren.
In der Regel sind auf einer Maske zur Belichtung mehrere Chips neben- und untereinander angeordnet. Bei einer Belichtung hast du also bspw. 5x5 Chips, und das geht dann eben hier und da über den Rand hinaus. Je nach Chipgröße mal mehr, mal weniger.
@ edenjung: ist fast egal. Physik, Chemie, E-Technik, Mathe. Ich selbst habe Mikrosystemtechnik studiert, eine Kollegin kommt ursprünglich aber bspw. aus der Geologie
Da muss ich widersprechen! Im Automotive-Bereich erreichen µCs und ASICS bereits Strukturbreiten von 65 nm (z.B. die AURIX-Famlie von Infineon).
Viel kleiner dürfte es aber im Automotive-Bereich nicht werden, da hier teilweise ganz andere Anforderungen herrschen als im Consumer- oder Server-Markt (u.a. 150 °C Umgebungstemperatur für sogenannte "Vor-Ort-Steuergeräte" sowie 15 Jahre Product-Lebensdauer).
Es gibt viele Gerüchte. Leider neigen Online-Medien Gerüchte zu melden, die nicht bestätigt sind oder widerlegt sind. Schnelligkeit zählt in diesem Geschäft. Abgesehen davon ist die Meldung über 10 nm-Prozess sowieso irreführend, denn "10nm" ist nur eine Marketingangabe.
@ edenjung: ist fast egal. Physik, Chemie, E-Technik, Mathe. Ich selbst habe Mikrosystemtechnik studiert, eine Kollegin kommt ursprünglich aber bspw. aus der Geologie
Hab Elektrotechnik mit der Fachrichtung Mikro- und Nanoelektronik in Aachen studiert. Hab in Aachen ziemlich viel Prozess- und Bauteiltechnologie für GaN gemacht. Jetzt machen ich Analog-Mixed-Signal ICs (Silizium, natürlich...). Also Schaltungsdesign analog, Layouten und ein kleines bisschen Digitalstuff (aber synthetisiert aus Verilog).
