Was der Verfasser des Artikels sich da zusammenreimt, muss noch nichts mit der Realität zu tun haben. Das 8b/10b bei USB2.0 ist nicht der einzige Unsinn in dem Gewäsch.
Gegenprobe, die jeder mit einer unbenutzten USB-Platte veranstalten kann:
Schreibt mit einem geeigneten Tool zb Active@Killdisk ein paar hunderttausend Sektoren mit 0xFF als Füllpattern drauf. Ein anschließendes HDTune zeigt an diesem Bereich dann einen Übertragungseinbruch auf 6/7, also um 14%, weil nach jedem 6. Bit eine 0 dazwischen reingestopft werden muss (bit stuffing), damit die Sync nicht verloren geht. Bei 8b/10b wird das durch die Eigenart diesen Code ja per se verhindert.
Die Übertragung auf eine Platte erfolgt in einer Blockgröße von 512Byte. Pro ms werden (siehe obige Tabelle) 63 Microframe-Übertragungen, also pro Sekunde 63000 Sektoren oder 32,256MB möglich, je nach Dateninhalt, wie oben beschrieben, auch etwas weniger.
Die angebliche Beweisführung
Das lässt sich in einem Experiment leicht nachvollziehen: Betreibt man zwei USB-2.0-Geräte am gleichen Hub respektive EHCI-Controller, steigt die kumulierte Transferrate auf rund 40 MByte/s. Schließt man noch ein drittes Gerät an, kommt man schließlich an das theoretische Maximum von 48 MByte/s (8-Bit-10-Bit-Kodierung) heran.
ist völliger Mist.
Wenn ich jetzt die Spezifikationen eines Intel ICH9 hernehme, steht dort
5.18 USB UHCI Host Controllers (D29:F0, F1, F2, F3 and D26:F0, F1 and F2)
The ICH9 contains six USB full/low-speed host controllers that support the standard Universal Host Controller Interface (UHCI), Revision 1.1. Each UHCI Host Controller (UHC) includes a root hub with two separate USB ports each, for a total of twelve USB ports.
• Overcurrent detection on all twelve USB ports is supported. The overcurrent inputs are not 5 V tolerant, and can be used as GPIs if not needed.
• The ICH9’s UHCI host controllers are arbitrated differently than standard PCI devices to improve arbitration latency.
• The UHCI controllers use the Analog Front End (AFE) embedded cell that allows support for USB full-speed signaling rates, instead of USB I/O buffers.
Note: D26:F2 can be configured as D29:F3 during BIOS Post.
5.19 USB EHCI Host Controllers (D29:F7 and D26:F7)
The ICH9 contains two Enhanced Host Controller Interface (EHCI) host controllers which support up to twelve USB 2.0 high-speed root ports. USB 2.0 allows data transfers up to 480 Mb/s using the same pins as the twelve USB full-speed/low-speed ports. The ICH9 contains port-routing logic that determines whether a USB port is controlled by one of the UHCI controllers or by one of the EHCI controllers. USB 2.0 based Debug Port is also implemented in the ICH9.
Jeder der beiden EHCIs kann jeden Port erreichen, egal an welchem UHCI die paarweise hängen.
Also fuhr bei deren Test der eine Port am ersten, der zweite Port am 2.EHCI und dann kann man an den restlichen 10 Ports noch immer mit Full Speed zur Gesamtdatenrate dazulegen, wenn intern in der Anbindung nicht schon ein Bottleneck wäre...